1. ABET 认证要求研讨会(2 小时),2019 年 9 月 2 日星期一。 2. ABET 认证标准研讨会(2 小时),2019 年 10 月 7 日星期一。 3. 评分标准研讨会(3 小时),2019 年 10 月 27 日星期一。 4. 毕业项目和暑期培训 KPI 研讨会(2.5 小时),2019 年 11 月 26 日星期四。 5. 课程文件准备研讨会(1.5 小时),2019 年 11 月 28 日星期二。 6. 调查分析研讨会(3 小时),2019 年 12 月 5 日星期二。 7. 自学报告准备研讨会(3 小时),2019 年 12 月 21 日星期二。 8. 考试模板规范和设计研讨会(1.5 小时),2020 年 2 月 23 日星期一。 9.基于考试的课程学习成果(2.5 小时),2020 年 2 月 24 日星期一。10. 预先评分标准 KPI 研讨会(2 小时),2019 年 12 月 2 日星期一。11. 综合课程设计研讨会(3.5 小时),2020 年 2 月 4 日星期二。12. 课程学习成果评估、挑战和成就研讨会(3 小时),2020 年 1 月 27 日星期一。
标题:用于实时信号处理应用的容错 VLSI 架构设计摘要:由于设计复杂性和晶体管密度的增加导致芯片故障率很高,容错在当今的数字设计中变得极为重要。我们已经确定了现有容错方法的主要缺陷,并尽可能地尝试纠正它们。我们修改了传统的动态重构方法,使其适用于实时信号处理应用,并结合了热备用、优雅降级、级联性和 C 可测试性。我们还提出了一些新的静态冗余技术,这些技术在各个方面都优于现有方法,并且具有实际适用性。• 使用 XILINX 中的 verilog HDL 和原理图级与 virtex-6 进行 RTL 设计、仿真和验证• 使用 SYNOPSYS 工具进行设计和验证以及面积和关键路径结果的计算• 使用 CADENCE 工具进行一些面积和延迟计算。