XiaoMi-AI文件搜索系统
World File Search System圆级
具有改进的新型晶圆级粘合剂键合...
我们报告了一种通用方法，用于提高软烤 BCB 键合堆栈中键合后晶圆对准精度和 BCB 厚度均匀性。该方法基于新型 BCB 微柱，在键合过程中充当锚点。锚点结构成为键合界面的自然组成部分，因此对键合堆栈的光学、电气和机械性能的干扰最小。我们研究了固定锚点密度和各种锚点高度与粘合剂 BCB 厚度的关系，这些性能也不同。我们证明了对准精度可以提高大约一个数量级，并且该工具可以接近基本的键合前对准精度。我们还证明了该技术对 2 – 16 μ m 的大范围 BCB 厚度都有效。此外，我们观察到，对于 8 – 16 μ m 范围内的 BCB 厚度，厚度不均匀性降低了 2 – 3 倍。
最高厚度照片的研究抗Cu的cu后粉状晶圆级包装
ph： +82-041-925-1389电子邮件：yuseon.heo@samsung.com摘要移动设备有限的热预算几乎不允许全速使用高性能应用程序（AP）。但是，由于人工智能技术已迅速应用于移动设备，因此高速和大容量信号处理等需求正在不断增加。因此，控制AP芯片的热量生成成为关键因素，并且有必要开发基于重分配层（RDL）的风扇外套件（FOPKG）结构，该结构不会增加包装的厚度，同时最大程度地提高耗散量的厚度。CU柱的高度在产生可能施加厚的Fopkg的高度正在越来越高，并且在这项研究中，开发了世界上最厚的光孔材料（> 350UM厚度），以生产Cu Post（> 300UM厚度）。研究了光震鼠的光透射率的影响以及根据主聚合物的分子结构的溶解度的影响，以进行厚光构师的光刻过程。基于对这种厚的光质危行为的理解，开发了最佳的液体类型的光蛋白天抗事组成。通过光刻评估基于厚的光片特性，通过实施和CU电镀板进行深孔，以在AP产品设计施加的晶片中获得CPK 1.27的产率。关键字风扇外包装，厚度厚度光抗光毒师，Cu Post取决于对厚光构师的深入理解和实验，可以建立高级研究基础，以增加光孔厚度和更精细的CU后俯仰，以确保散热特征并提高建筑的自由度。
在130 nm sige bicmos Technology的Beol中，晶圆级薄膜封装的MM-Wave RF-MEMS开关的单片整合
摘要 - 对于任何微电动机械系统（MEMS）设备的工厂最为明显的挑战之一，是该设备的低成本和高吞吐包装，以保护其免受环境颗粒，水分和配置的影响。在这项工作中，通过晶状级别CMOS（BICMOS）技术的130 nm双极CMOS（BICMOS）技术的RF-MEMS开关单一地整合到基于铝的后端线（BEOL）中，这是通过晶状级级别的薄级薄薄薄层薄层包装（WLE）。在晶片级封装包装之前，开发并证明了用于释放MEMS设备的湿式和蒸气释放技术。最终装置的封装是用Ti/Tin/Tin/Alcu/Ti/Tin层的堆栈实现为3- µm金属网格的晶圆级包装的。最后，将具有高沉积速率（HDR）的二氧化硅沉积过程用于释放孔的完整封装。通过低频C - V和D-Band时高频S-参数测量值评估了封装对RF-MEMS开关性能的影响。结果指示设备的完整功能，没有明显的性能下降。封装不需要额外的掩码，并且将其开发为8英寸晶圆级工艺，因此为RF-MEMS设备封装和包装提供了低成本和高吞吐量解决方案。
用于 MEMS 的晶圆级制造永久微磁体的研究
摘要：将永久微磁体单片集成到 MEMS 结构中可为磁性 MEMS 应用提供诸多优势。一种名为 PowderMEMS 的新技术已用于在 8 英寸晶圆上制造永久微磁体，该技术基于通过原子层沉积 (ALD) 聚集微米级粉末。在本文中，我们报告了由两种不同 NdFeB 粉末粒径制备的 PowderMEMS 微磁体的制造和磁性特性。在 75 ◦ C 的低 ALD 工艺温度下实现了 423 mT 的剩磁和 924 mT 的固有矫顽力，使该工艺与 MEMS 技术兼容。借助 Wohlfarth 方程讨论了微磁体中的磁可逆机制。为了确保这种集成微磁体在不同应用环境中的可操作性，我们进行了一系列实验，系统地研究了热稳定性和腐蚀稳定性。粉末颗粒尺寸较大（d50 = 25 µ m）的 NdFeB 微磁体在空气中表现出较高的热稳定性。此外，通过等离子体增强化学气相沉积 (PECVD) 沉积的额外氧化硅钝化层显著提高了微磁体的腐蚀稳定性。所给出的结果证明了 PowderMEMS 微磁体的耐用性，使其能够应用于微流体、传感器、执行器和微电子等各个领域。
GaN 晶圆级 AuSn 焊料沉积
关键词：GaN、焊料、AuSn 焊料、溅射、共晶、芯片粘接摘要对于 GaN MMIC 芯片粘接，经常使用 80%Au20%Sn 共晶焊料。通常的做法是使用预制件 AuSn 将芯片粘接到 CuW 或其他一些基板上。在此过程中，操作员可能需要将预制件切割成芯片尺寸，然后对齐预制件、芯片和基板。由于操作员需要同时对齐三个微小部件（预制件、芯片和基板），因此这是一个具有挑战性的过程，可能需要返工。此外，预制件厚度为 1mil（在我们的例子中），这可能导致过量的焊料溢出，需要清理，因为它会妨碍其他片外组装。整个芯片粘接过程可能很耗时。在本文中，我们描述了一种在分离芯片之前在 GaN 晶圆上使用共晶成分溅射靶溅射沉积共晶 AuSn 的方法。它消除了预制件和芯片的对准，并且不会挤出多余的 AuSn。通过使用共晶溅射靶，它还可以简化靶材制造。下面给出了芯片粘接结果。引言宽带微波 GaN MMIC 功率放大器在国防和通信应用中具有重要意义。随着设备性能的提高，芯片粘接变得非常重要，因为它会极大地影响 MMIC 的热预算。80%Au/20%Sn 焊料已用于半导体应用超过 50 年，通常作为冲压预制件。然而，由于需要将 MMIC 芯片中的多个小块和焊料预制件对准到载体上，因此芯片粘接过程可能很繁琐且耗时。在芯片分离之前在整个晶圆上溅射沉积 AuSn 将大大简化芯片粘接过程。然而，溅射的 AuSn 成分对于正确的焊料回流至关重要。由于 Au 和 Sn 的溅射产率不同，AuSn 溅射靶材的化学性质和沉积的 AuSn 薄膜之间存在显著的成分变化 [参考文献 1]。下图 1 显示了 Au-Sn 相图。通过仔细控制溅射参数（功率、压力和氩气），我们能够从共晶成分溅射靶中沉积共晶 AuSn。制造共晶成分溅射靶要容易得多/便宜得多。
适用于扇出型晶圆级和面板级封装的细线和低应力 RDL 解决方案
本文通过 HRDP ®（高分辨率可剥离面板）技术介绍了一种新的 RDL 概念。它已受到业界的广泛关注，尤其是对于扇出型、芯片后置、晶圆级和面板级封装组件。本文介绍了 HRDP ® 的结构和材料。可提供各种尺寸和厚度的适用 HRDP ® 载体，用于圆形面板和带有玻璃或硅的方形/矩形面板，以满足客户要求。这可以简化流程并改善界面应力。本文详细介绍了使用 HRDP ® 的工艺步骤，这些步骤基本上使用 RDL 金属图案化中的现有工具（即光刻、显影/Descum 等），而不会破坏装配线布局和工艺流程。HRDP ® 与现有的电介质和光刻胶兼容。事实证明，基于凸块制造厂中用于 RDL 的电介质和光刻胶的功能，已经实现了 2/2 微米及以下的精细 L/S 几何形状。可靠性数据已共享。关键词 载体技术、HRDP ® (高分辨率可脱键面板)、机械脱键、线/间距 (L/S)、最后芯片、RDL、扇出型晶圆级 (FO-WLP)。面板级封装 (PLP)、热膨胀系数 (CTE)。
第 23 章：晶圆级封装 (WLP)
范围和章节大纲 本章旨在简要概述晶圆级封装 (WLP)，包括晶圆级芯片规模封装 (WLCSP) 和扇出型封装，作为这些技术未来发展路线图的背景。本文并非旨在提供详细的历史，也不是与这些技术相关的所有可能的结构、工艺和材料的详细描述。在有关该主题的各种文章和书籍中可以找到更详细的信息。本章试图回顾 WLP 技术迄今为止的发展，并预测未来的需求和挑战。 晶圆级封装是指在晶圆仍为晶圆时对芯片进行封装，可以单独封装，也可以与其他芯片或其他组件（例如分立无源器件）或功能组件（例如微机电系统 (MEMS) 或射频 (RF) 滤波器）组合封装。这允许使用异构集成进行晶圆级和面板级封装。尽管从定义上讲，WLP 历来都是使用直径为 200 毫米或 300 毫米的圆形晶圆格式生产的，但多家供应商正在将类似的制造方法扩展到矩形面板格式。这将允许不仅在晶圆级基础设施（晶圆级封装，或 WLP）上制造异构封装，而且还可以在面板级基础设施（面板级封装，或 PLP）上制造异构封装。本章将包括异构集成路线图 (HIR) 的 WLP 和 PLP 格式。本章分为 7 个部分：1. 执行摘要 2. 晶圆级封装的市场驱动因素和应用 3. 晶圆级封装概述：技术、集成、发展和关键参与者 4. 技术挑战 5. 供应链活动和注意事项 6. 总结、最终结论和致谢 7. 参考文献
晶圆级封装的光子脱键合
2 2401 Brewer Driver，Rolla，MO 65401，美国 * 通讯作者的电子邮件：vikram.turkani@novacentrix.com 摘要 临时键合和脱键合 (TB/DB) 工艺已成为晶圆级封装技术中很有前途的解决方案。这些工艺为晶圆减薄和随后的背面处理提供了途径，这对于使用 3D 硅通孔 (TSV) 和扇出晶圆级封装等技术实现异质集成至关重要。这些对于整体设备小型化和提高性能至关重要。在本文中，介绍了一种新颖的光子脱键合 (PDB) 方法和相应的键合材料。PDB 通过克服与传统脱键合方法相关的许多缺点来增强 TB/DB 工艺。PDB 使用来自闪光灯的脉冲宽带光 (200 nm – 1100 nm) 来脱键合临时键合的晶圆对与玻璃作为载体晶圆。这些闪光灯在短时间间隔（~100 µs）内产生高强度光脉冲（高达 45 kW/cm 2 ）以促进脱粘。通过成功将减薄（<70 μm）硅晶圆从玻璃载体上脱粘，证明了 PDB 在 TB/DB 工艺中的可行性。对减薄晶圆和载体的脱粘后清洁进行了评估。通过每个闪光灯提供均匀、大面积照明（75 mm x 150 mm），并且能够串联灯以增加 PDB 工具的照明面积，PDB 方法为晶圆级和面板级封装技术提供了一种高通量、低成本的脱粘解决方案。关键词光子剥离、闪光灯、临时键合和脱粘、临时键合材料、晶圆级封装。
晶圆级和面板级封装中的结构化玻璃基板：现状和最新成果
摘要 玻璃可用作面板和/或晶圆级封装的核心基板，以实现日益复杂的封装中芯片和集成无源器件的异构集成。玻璃具有众多优势：玻璃的硬度 (i) 允许制造高精度的堆积层。这些堆积层在尺寸为 50mm x 50mm 及以上的大型芯片上可实现 1 m 及以下的制造精度，这是封装天线 (AiP) 应用和高性能计算 (HPC) 所需的。可以制造具有调整的热膨胀 (CTE) (ii) 的特殊玻璃，可以调整为硅或具有更大的热膨胀，以允许具有环氧树脂模具和金属化堆积层的封装在制造或运行期间承受高热负荷。玻璃还可以通过非常好的介电性能进行优化 (iii)，并可用于封装天线。但最重要的是，经济的玻璃结构技术 (iv) 非常重要，它可以在玻璃面板中提供数百万个通孔和数千个切口，并且正在开发中。 SCHOTT 结构化玻璃产品组合 FLEXINITY ® 及其相关技术为先进封装所需的高度复杂的结构化玻璃基板提供了极好的起点。玻璃面板封装大规模商业化的最大障碍是整个工艺链的工业准备。这是将玻璃面板封装引入 IC 封装、RF-MEMS 封装和医疗诊断等应用所必需的，或者与扇出切口结合，嵌入有源和无源元件。此外，具有良好附着力、优异电气性能和高几何精度的玻璃金属化工艺是重要的一步。在当前的手稿中，我们回顾了现状并讨论了我们为实现面板和晶圆级封装中玻璃的工业准备所做的贡献。关键词玻璃中介层、玻璃封装、异质集成、面板级封装、玻璃通孔、晶圆级封装。