组装的

BOK——FPGA 封装/组装的底部填充优化

目前，美国国家航空航天局 (NASA) 的许多电子系统正在考虑使用高可靠性版本的商用现货区域阵列封装 (COTS AAP) 技术。尽管许多此类先进电子封装通常在封装内使用底部填充材料，包括倒装芯片 (FC) 芯片下方；但印刷电路板 (PCB) 级别可能还需要全部或部分角落底部填充材料，以提高组装可靠性，特别是在机械和疲劳负载下。由于 NASA 对材料和可靠性有严格的要求，因此对于使用底部填充材料的测试验证指南极其有限。为了准备开发测试矩阵和实施，我们对文献和当前实践以及可靠性问题进行了调查。