使用多位逻辑器件时,输入绝不能浮动。在许多情况下,数字逻辑器件的功能或部分功能是未使用的,例如,当仅使用三输入与门的两个输入或仅使用 4 个缓冲门中的 3 个时。此类输入端不应保持未连接状态,因为外部连接处的未定义电压会导致未定义的操作状态。以下指定的规则在任何情况下都必须遵守。数字逻辑器件的所有未使用的输入必须连接到高或低偏置以防止它们浮动。应应用于任何特定未使用输入的逻辑电平取决于器件的功能。通常,它们将绑定到 Gnd 或 Vcc,以更有意义或更方便为准。
NCA8244 是一款八进制缓冲器/驱动器,用于提高面向总线的接收器和发射器、时钟驱动器等的驱动能力,并确保信号时序的准确性。它在每个方向上提供四个通道,具有低电平有效的单独输出使能 (/OE) 输入。当 /OE 有效时,NCA8244 将数据从 A 传输到 Y。当 /OE 为高电平时,输出处于高阻抗状态。在通电和断电期间,/OE 应通过上拉电阻连接到 VCC,以确保高阻抗状态。NCA8244 可承受高达 5.SV 的输入电压,每个通道支持最大 24 mA 的电流驱动。所有未使用的输入必须保持在 Vee 或 GND 以防止过大的电源电流。
介绍了一种用于混合电压的数字双向输入/输出 (I/O) 垫片缓冲器的新电路设计。数字双向 I/O 缓冲器通过将输出阻抗与传输线的 50 欧姆相匹配来避免反射,并通过增加输出阻抗使过冲和下冲低于 300mV。数字双向 I/O 垫片缓冲器提供输入和输出之间的最小延迟以及最小上升和下降时间。所提出的数字双向 I/O 垫片缓冲器是在 Cadence 中使用 TSMC 0.18um CMOS 工艺进行设计、仿真和布局的,线性电阻元件电连接到 I/O 垫片以限制处理的数据 I/O 信号。输出上升时间和下降时间分别为 0.42 ns 和 0.93 ns,负载为 3pF。最终芯片面积仅为 5 um 2
电流型整流器需附加重叠时间,重叠时间会产生重叠电流,造成输入电流畸变。本研究通过对比增加重叠时间前后交流侧电流来说明重叠时间的影响。讨论了三角载波、正向载波、负向载波等不同调制载波下重叠时间引起的重叠电流分布。基于傅里叶分析,建立了交流侧电流多余谐波与重叠时间的定量关系。在换向分析的基础上,提出了一种能抑制重叠电流的新型载波调制方案。搭建了一台3 kW样机,验证了重叠时间影响及所提抑制调制方案的有效性。
如今,越来越多的应用和服务由大型数据中心托管。大量不规则的负载激增对数据中心的电力基础设施提出了挑战。因此,电力供应与需求之间的不匹配已成为现代数据中心的一个关键问题,这些数据中心要么供应不足,要么由间歇性电源供电。最近的提案采用了储能设备,如不间断电源 (UPS) 系统来解决这一问题,然而,目前的方法缺乏有效处理不规则和不可预测的电力不匹配的能力。在本文中,我们提出了混合能量缓冲 (HEB),这是第一个将超级电容器 (SC) 整合到现有数据中心以动态处理电力不匹配的异构自适应策略。我们的技术利用不同的能量吸收特性和智能负载分配策略来提供高效和场景感知的电力不匹配管理。更具吸引力的是,我们的管理方案使昂贵的储能设备更实惠、更经济,适合数据中心规模的使用。我们用一个真实的系统原型来评估 HEB 设计。与同质电池能量缓冲系统相比,HEB 可将能源效率提高 39.7%,将 UPS 使用寿命延长 4.7 倍,将系统停机时间减少 4f%,并将可再生能源利用率提高 8f.2%' 我们的 TCO 分析表明,HEB 具有较高的投资回报率,并且在 8 年内能够获得超过 J.9X 的峰值削减效益。它允许数据中心适应各种电源异常,从而提高运营效率、弹性和经济性。