XiaoMi-AI文件搜索系统
World File Search System缓冲层
ingaas/gaas纳米ridge激光器，具有无定形硅光栅，在300毫米Si Wafer上单层生长
简介。利用互补的金属 - 氧化物 - 溶剂导体（CMOS）工业的发达过程，硅光子电路，这些电路融合了各种光学组件，包括高效的光栅耦合器，高响应速度 - 速度速度光电探测器，以及优秀的调制器[1-3]，现在已广泛使用和使用。但是，缺乏高性能激光是进一步开发硅光子平台的主要瓶颈。直接伴侣III – V半导体是实现实用和紧凑的光源但不容易集成在硅上的有前途的候选者。探索了几种使用应变 - 释放的缓冲层[4-11]的III – V材料的直接键盘，传输印刷和直接整体外观的方法[4-11]来实现这一目标，但都有其局限性。新颖的纳米ridge
双 InGaAs/InAs 通道对直流和射频性能的影响
图 2 (a) 显示了 V GS =0 V 下三种不同通道结构的能带图。图 2 (b) 显示了通道区域中的导带。垂直切割是在栅极电极中心进行的。如图 2 所示，能带可以通过不同的通道结构进行调制。研究发现，CC 通道和 DC 通道可以有效增加导带。与 SC 结构相比，CC 和 DC 结构的势阱深度分别增加了 0.37 eV 和 0.39 eV。这意味着 CC 和 DC 结构增强了通道区域中电子的限制。此外，DC 通道形成了双电子势阱。第二个势阱将减少扩散到 InAlAs 缓冲层中的电子数量。因此，DC 通道结构在电子限制方面比 SC 和 CC 通道结构更有效。
10根据化学沉积时间
cds薄膜是通过化学沉积在玻璃基材上制备的，以便在薄膜光电接种者中作为缓冲层的潜在用途。使用X射线相分析和拉曼光谱法，确定在最佳技术条件下合成的CD膜在六边形的wurtzite结构中结晶。已经表明，沉积时间会影响合成材料的生长速率，形态和微观结构特征。随着在给定溶液温度下的沉积时间的增加，观察到表面粗糙度的显着降低，伴随着晶体簇和微结构缺陷的大小减少。CD膜的光节间隙为2.53 - 2.57 eV。光致发光光谱中明显的绿色发射带的存在表明CD膜具有高度的结晶度，最小的缺陷密度。
MOF 衍生的 Bi2O3@C 微棒作为先进非对称超级电容器的负极
表现出高比容量（2 A g 1 时 576 C g 1）。Shinde 等人 11 在室温下通过快速化学法生长了 3D Bi 2 O 3，在电流密度为 2 A g 1 时其比容量为 447 C g 1。刘等人 12 设计了缺氧 r-Bi 2 O 3 /石墨烯柔性电极，在 1 mA cm 2 时具有 1137 C g 1 的高比容量。尽管如此，Bi 2 O 3 对于 ASC 仍然存在缺点，例如其本质上较差的电子和离子电导率，充电 - 放电过程中的体积膨胀很大。进一步的研究表明，碳可以作为缓冲层，有效减少形貌变化，保护电极结构。Bi 2 O 3 /C复合材料的简便设计和制备策略仍需继续研究，以调整形貌和电子结构。13 – 16
21K20508
研究成果の概要（英文）：我探索并开发了一种新型的三次立方相，用于铁磁性小啤酒化合物MN2FEGA（MFG），其最终目的是将此材料与2D材料（例如用于旋转光子应用）的2D材料耦合。这种新开发的材料显示了用于自旋应用的几种有利特性，包括：显着的垂直磁各向异性（PMA），高化学订购和高自旋极化。这些特性展示了一种适用于磁性随机访问记忆（MRAM）等自旋应用的材料。这些结果导致了目前正在审查的出版物，收到了积极的反馈，并将很快发表。此外，这些结果已为目前正在印刷的情况下获得了立方MFG/CR/MGO缓冲层的专利。最后，这些结果已在几个全国性的会议上提出，并引起了Spintronics社区的重大关注。
用于 mmW 应用的 C 掺杂 AlN/GaN HEMT 与 AlN/GaN/AlGaN 双异质结构的比较
摘要 — 我们报告了使用两种缓冲层用于毫米波应用的超薄（亚 10 nm 势垒厚度）AlN/GaN 异质结构的比较结果：1) 碳掺杂 GaN 高电子迁移率晶体管 (HEMT) 和 2) 双异质结构场效应晶体管 (DHFET)。观察到碳掺杂 HEMT 结构表现出优异的电气特性，最大漏极电流密度 I d 为 1.5 A/mm，外部跨导 G m 为 500 mS/mm，最大振荡频率 f max 为 242 GHz，同时使用 120 nm 的栅极长度。C 掺杂结构在高偏压下提供高频性能和出色的电子限制，可在 40 GHz 下实现最先进的输出功率密度（P OUT = 7 W/mm）和功率附加效率 (PAE) 组合，在脉冲模式下高达 V DS = 25V 时高于 52%。
钼硅质超导纳米线单...
第二，具有侵略性的干蚀刻和湿清洁，对于最佳波导图案至关重要，可能会损害纳米线的制造产量和整体检测器性能。根据所选过程流量，可以实施几种缓解策略。在检测器优先的方法中（在波导蚀刻之前制造纳米线），可以应用封装层以减少纳米线降解。22相反，波导优先的方法（在波导蚀刻后产生纳米线）自然会暴露于侵袭性化学物质中。但是，这种方法可能导致纳米线制造过程的波导质量降解，从而增加了光损失。此外，波导的表面粗糙度可以影响检测器的产量。21在这种情况下，缓冲层20在随后的处理过程中为波导提供了保护，同时也有可能降低表面粗糙度。纳米线的产量也可以通过使用无定形超导体来提高，因为它们的底物要求较少。22
均匀的钴纳米颗粒装饰的饼干样VN纳米片，通过原位隔离液体电池和氧气进化反应
通过热液过程和硝化化合物合成的类似饼干的co-vn@c在锂离子电池（LIBS）中具有出色的电化学特性，并且在氧气进化反应（OER）中具有阳极材料和催化剂。具有丰富暴露活性位点的金属CO纳米颗粒在原位均匀地隔离，以便它们强烈地粘附在VN底物上，从而导致加速电荷转移并增强稳定性。复合材料的碳壳充当缓冲层，可减轻体积的膨胀，电池的稳定容量为335.5 mAh g -1后500循环后，以0.5 a g -1循环。以不同的速率进行测试后，电流密度恢复为0.1 a g -1，Co-Vn@C电极的容量返回到588.0 mAh g -1。此外，Co-Vn@C在氧气演化反应中具有出色的电化学催化活性。这项工作阐明了长期的稳定性和高速率的电极材料，用于将来的LIBS开发，该策略为电化学催化的高性能电极材料设计提供了见解。
朝着带有纳米级AG的无锂固态电池...
与薄膜电池不同，6限制为6 cm 2的6个限制，大量LLZO可以实现高功率和能量应用。然而，最近在SE/ CC报告中调查了LI成核行为的最新研究表明，LI镀以不均匀的形态，导致高度异质的界面。8,9这将抑制锂作为膜状阳极的生长，从而导致出乎意料的过早短路。8–10有趣的是，当SE表面通过人工互层（例如AGC，11 AG，12-14或AU）修饰时，锂生长特性可以显着改善。15–17这些材料与锂的合金合金非常接近Li/Li +氧化还原反应，从而抑制了成核屏障。15,18这与Si或SN的情况相反，19,20，在与锂合金合金的同时发生了重大的结构变化。因此，在电池运行过程中，Ag或Au Interlayer的作用可能会有效地调节CC处的锂沉积，作为用于同质锂再分配的一种动态缓冲层。15,18
劳伦斯·伯克利国家实验室
van der waals（vdw）金属接触已被证明是一种有希望的方法，可降低接触性并最大程度地减少二维（2D）半导体界面处的费米水平插头。但是，只能将有限数量的金属剥离并层压到FABSCRAPITE VDW触点，并且所需的手动传输过程是不可扩展的。在这里，我们报告了一种易于适用于各种金属和半导体的晶圆尺度和通用VDW金属集成策略。通过利用热分解聚合物作为缓冲层，直接沉积了不同的金属，而不会损害下面的2D半导体通道。聚合物缓冲液可以通过热退火干燥。使用此技术，可以将各种金属整合为2D晶体管的接触，包括AG，Al，Ti，Ti，Cr，Ni，Cu，Cu，Co，au，pd。最后，我们证明了这种VDW集成策略可以扩展到具有降低费米级固定效果的批量半导体。