XiaoMi-AI文件搜索系统
World File Search SystemIndium
超冷的液晶液体和共晶型镀和印度的液晶结构
与任何其他简单的液体不同，超冷液体GA是一种复杂的液体，具有共价和金属炭。[2]元素GA形成同素[3-5]及其低熔化温度（29.8°C）的能力使其成为具有高温和电导率的无毒金属材料。[6]在1952年，F.C。坦率地假设，在由大致球形对称性的原子组成的超冷液体中，二十面体短距离阶在能量上有利。[7,8]对于Dectes，超冷液体GA中的异常结构有序在科学社区中引起了极大的关注。在以前的尝试中描述了液体GA，TSAY和WANG [9]的异常特性时，在GA的四面体上报道了由两个二聚体相互互锁的四二二聚体 - 具有四个带有四个原子的指数。与其他邻居相比，最近的邻居原子之一的键长具有更长的键长，因此四面体是不对称的。在短寿命的共价GA二聚体的情况下，键长的长度接近2.44Å是归因于从摩尔圆形动力学模拟中观察到的结构肩部。[2]但是，在群集结构中的GA – GA对分离大于2.5Å，更有可能
使用二氧化物（ITO）（ITO）启用与光学透明的RF组件启用混合光学微波空间通信
学术共识引用学术共享引用O'Keefe，John T.，“使用二锡氧化物（ITO）的光学透明的RF组件启用混合光学微波空间通信”（2024）。博士学位论文和硕士论文。870。https://commons.erau.edu/edt/870
自下而上设计可调铟镓锌氧化物薄膜原子层沉积的超循环配方
摘要：我们提出了一种自下而上的成功方法，设计了一种通用的等离子体增强原子层沉积 (PEALD) 超循环配方，以在 150°C 的相对低温下生长具有可调成分的高质量铟镓锌氧化物 (IGZO) 薄膜。原位实时椭圆偏振表征与非原位互补技术相结合，已用于优化薄膜的沉积工艺和质量，方法是识别和解决生长挑战，例如氧化程度、成核延迟或元素组成。开发的超循环方法通过调整超循环过程中的子循环比，可以轻松控制目标成分。与其他产生非晶态薄膜的低温沉积技术相比，我们在 150°C 下的 PEALD-IGZO 工艺可产生近乎非晶态的纳米晶态薄膜。通过超循环 PEALD 方法在低温下制备 IGZO 薄膜可以控制厚度、成分和电性能，同时防止热诱导偏析。关键词：IGZO、PEALD、超循环、XPS 深度剖析、电流密度
铟基 FEEP 推进系统在不同应用和轨道上的飞行历史：太空清洁
摘要：自 2018 年场发射电推进 (FEEP) 推进器首次飞行以来，已发射了 200 多个基于 FEEP 的推进系统，其中包括 190 个传统 ENPULSION NANO 系统、18 个更高功率的 MICRO 系统和 9 个新型 NANO R 3 /AR 3。后者是传统 NANO 的后继产品，AR 3 版本允许直接推力矢量能力而无需活动部件。本文报告的所有推进系统均基于被动供给的铟基液态金属 FEEP 技术。本文报告了最新的发射和飞行遗产统计数据。我们介绍了在不同应用和轨道中使用的不同推进系统的遥测数据，并介绍了在 LEO 上对传统 NANO 推进器进行 1350 小时累计点火后进行的成功的在轨提取器清洁程序。
审查 - 超薄薄的无定形氧化物晶体管
无定形的氧化物半导体晶体管已成为展示面板中的成熟技术，并且最近被认为是用于单片3D应用的有希望的后端兼容通道材料。然而，实现具有与传统晶体半导体相当的性能的高弹性无定形半导体材料一直是一个长期的问题。最近发现，通过原子层沉积（ALD）工艺实现的氧化im氧化物的厚度可以调整其材料特性以实现高迁移率，高驱动电流，高/o效比，并在同一时间超出了传统氧化物半导体材料的功能。在这项工作中，综述了这项工作的历史，导致氧化含量重新出现，其基本材料特性，侧重于ALD的生长技术，最先进的氧化辅助设备研究以及设备的偏置稳定性。
具有 3D 波浪图案表面的可拉伸基板可增强氧化铟锡电极的机械稳定性
柔性电子设备在可穿戴设备、植入式设备、机器人和显示器等许多未来技术中都有着广阔的应用前景。在各种机械柔性中，可拉伸性是一项重大挑战。一个特别艰巨的目标是实现一种高性能透明电极，这种电极既能承受拉伸，又能大规模生产，同时又能避免对设备密度产生额外的限制。在这项研究中，通过对 3D 波纹图案和平面表面的统计比较，证明了 3D 波纹图案表面使沉积的氧化铟锡电极的应变性能提高了三倍，其中氧化铟锡电极被拉伸至电气故障。此外，该平台减轻了残余薄膜应力，使基板的处理更加容易。这项研究证明了使用可扩展平台实现未来电子设备可拉伸性的可行性，该平台仅使用常规材料和制造步骤就结合了高性能透明电极材料。
细间距微铟凸块互连倒装芯片键合
铟凸点阵列在量子计算中的应用越来越广泛，因为其对共面性和键合线厚度控制以及高质量电气互连的要求非常严格，红外焦平面阵列 (IR FPA) 显示出对更高分辨率的持续追求，这意味着更小的凸点、更高的密度和更大的表面积，最后，消费市场对 µLED 或 Micro LED 的需求越来越大，这意味着细间距铟互连需要更高的吞吐量。
采用磁控溅射层间电介质直接形成 n+ 工艺，用于自对准共面氧化铟镓锌薄膜晶体管
具有交错结构（例如蚀刻停止 (ES) 和背沟道蚀刻 (BCE) 结构）的铟镓锌氧化物 (IGZO) 薄膜晶体管 (TFT) 已被证明可用作平板显示器中的电路器件 [1,2]。然而，由于栅极和源/漏极 (S/D) 电极之间的重叠，这些交错结构器件不可避免地具有较大的寄生电容，从而导致 TFT 器件的工作速度较低。自对准 (SA) 共面结构是克服该寄生电容问题的一种有前途的解决方案 [3]。形成导电的 n + -IGZO 以获得有源 S/D 区和 S/D 电极之间的欧姆接触是 SA 共面器件的重要工艺。已经提出了许多用于该工艺的方法，并且制备的 IGZO 器件具有良好的性能。通常使用等离子体处理（Ar、H2 等）[4,5] 和深紫外（DUV）照射 [6] 。然而，这些解决方案需要一个额外的步骤，如图 1a 所示，这会导致额外的工艺成本。在 SiO2 栅极绝缘体（GI）过蚀刻期间形成 n + -IGZO 是一种简单的方法 [7,8]。然而，当 GI 蚀刻等离子体可以蚀刻 IGZO 薄膜时，这种方法并不适用。最近，已经证明通过简单地涂覆有机层间电介质（ILD）可以形成 n + -IGZO 区域，并且获得了 24 Ω·cm 的沟道宽度归一化 S/D 串联电阻（R SD W）[9]。本报告展示了在 ILD 沉积过程中形成 n + -IGZO 区域的可能性。基于这个想法，其他制造低 R SD W SA 共面 IGZO TFT 的新方法值得研究。在这项工作中，我们使用磁控溅射工艺沉积 SiO x ILD 并同时为 SA 共面 IGZO TFT 形成 n + -IGZO 区域。这样，ILD 沉积和 n + 形成可以合并为一个步骤，如图 1b 所示。制造的器件具有相当低的 R SD W 。降低 IGZO 薄膜的机制
用于单片三维集成的高性能原子层沉积氧化铟三维晶体管和集成电路
摘要—本文报告了通过与后端工艺 (BEOL) 兼容的原子层沉积 (ALD) 工艺在鳍片结构和集成电路上涂覆 In 2 O 3 3-D 晶体管的实验演示。通过沟道厚度工程和后沉积退火，实现了具有 113 cm 2 /V · s 高迁移率和 2.5 mA/µ m 高最大漏极电流 (ID) 的高性能平面背栅 In 2 O 3 晶体管。演示了基于 ALD In 2 O 3 的高性能零 V GS 负载反相器，其最大电压增益为 38 V/V，最小电源电压 (V DD ) 低至 0.5 V。还演示了通过栅极绝缘体和沟道半导体的低温 ALD 制备的顶栅氧化铟 (In 2 O 3 ) 晶体管，其 ID 为 570 µ A/µ m，亚阈值斜率 (SS) 低至 84.6 mV/decade。然后演示了具有顶栅结构的 ALD In 2 O 3 3-D Fin 晶体管，其受益于 ALD 的保形沉积能力。这些结果表明，ALD 氧化物半导体和器件具有独特的优势，并且有望实现用于 3-D 集成电路的 BEOL 兼容单片 3-D 集成。
基于凹的微型阵列阵列制造技术，带有添加的预流湿蚀刻和退火
摘要：基于依赖的微型倒数阵列，除其他外，用于红外光估算器和焦平面阵列的键合。在本文中，研究了具有光滑表面形态的微米大小凹凸的制造技术的几个方面。已优化了乳化剂的热蒸发，以实现〜8 µm厚的层，其表面粗糙度为r a = 11 nm，表明原子的堆积密度很高。这确保了整个样品的凸起均匀性，并防止在重新流之前的列内氧化。描述了一系列优化优化inimumbump制造技术的实验，包括单列的剪切测试。在10％HCl溶液中预蚀刻im缩柱之前，开发了一种可靠，可重复，简单和快速的方法。