XiaoMi-AI文件搜索系统
World File Search SystemRyzen
苹果的外部增长与AI PC时代
- M4 芯片是采用第二代 3 纳米工艺制造的系统级芯片 (SoC)，其特点是最大限度地提高能效 - Apple 解释说，M4 芯片的性能与 M2 芯片相同- M4芯片配备高达10核CPU和10核GPU - M4芯片的NPU配备了迄今为止最快的神经引擎，处理性能达到每秒38万亿次 - M4芯片的NPU计算性能现有的AI PC是英特尔酷睿Ultra的11TOPS（每秒10万亿次运算），相比于AMD Ryzen 8000系列的16TOPS和Apple M3的18TOPS，性能要高得多。
HP ZBookFirey14英寸G11移动工作站PC（...预兆游戏笔记本电脑16-WF1276NG（9R3L6EA）
Intel，Core，Optane，Celeron，Pentium，Iris，XMM和Thunderbolt是英特尔公司或其在美国和其他国家的子公司的商标或注册商标。AMD，Ryzen，Athlon和Radeon是Advanced Micro Devices，Inc。的商标。Bluetooth是其所有人拥有的商标，并由HP Inc.使用。Nvidia和Geforce是美国和其他国家的Nvidia Corporation的商标和/或注册商标。USB Type-C®和USB-C®是USB实施程序论坛的注册商标。displayPort™和DisplayPort™徽标是美国和其他国家 /地区的视频电子标准协会（VESA®）拥有的商标。McAfee和McAfee Livesafe是美国和其他国家的McAfee LLC的商标或注册商标。能源之星是美国环境保护署的注册商标。所有其他商标都是其各自所有者的财产。
Z890 Aorus Elite X Ice
AMD Ryzen ™ 8000 Series -Phoenix 2 Processors support PCIe 4.0 x2 SSDs 1 x M.2 connector (M2C_SB), integrated in the Chipset, supporting Socket 3, M key, type 25110/22110/2580/2280 PCIe 4.0 x4/x2 SSDs 4 x SATA 6Gb/s connectors RAID 0, RAID 1, and RAID 10 support for NVMe SSD storage devices RAID 0, RAID 1, and RAID 10 support for SATA storage devices USB CPU: - 1 x USB Type-C ® port on the back panel, with USB 3.2 Gen 2 support - 1 x USB 3.2 Gen 2 Type-A port (red) on the back panel - 1 x USB 3.2 Gen 1 port on the back panel CPU+USB 2.0 Hub: - 3 x USB 2.0/1.1后面板芯片组上的端口：-1 X USB Type -C®端口，带USB 3.2 Gen 2X2支持，可通过内部USB标头获得-4 x USB 3.2 Gen 1端口（后面板上有2个端口，可通过内部USB标题可用的2个端口）-4 x USB 2.0/1.1端口 - 通过内部USB内部连接器可用。
B550M K B650m Aorus Elite Ax冰（B650m A Elite Ax冰） x870游戏X Wifi7 B650E AORUS ELITE X AX ICE Z890 Aorus Elite X Ice B860M D2H B850 Aorus Elite Wifi7 Ice B650游戏X AX V2 B650游戏X V2 用户手册 B860M功率 Z690 UD AX V2 Z690 UD V2 Z890 Aorus Pro Ice B860 DS3H WIFI6E B860 DS3H X670 Aorus Elite AX X670游戏X AX V2 X670游戏X AX A520M S2H
amd ryzen™8000系列 - 花边2处理器支持PCIE 4.0 x2 SSD 4 x SATA 6GB/s连接器RAID 0，RAID 1，RAID 1和RAID 10支持NVME SSD存储设备RAID RAID 0，RAID 0，RAID 1，RAID 1，RAID 10和RAID 10支持SATA Storage DecessIons USB CPU上的SATA Storage 2 USB CPU：-1 x USB CERT -3 GEN 3 3. ken 3 3. gen 3 Gen 3 3. X USB 3.2 Gen 2型A型端口（红色）CPU + USB 2.0中心：-4 x USB 2.0/1.1后面板芯片组上的端口：-1 x USB Type -C®端口，具有USB 3.2 Gen 2X2支撑，可通过内部USB eusb header -3 x usb 3.2 gen 1端口（1台端口）（1 US Backs in US Backs in US Backs in US x） 2.0/1.1端口可通过内部USB标头芯片组+USB 3.2 Gen 1 Hub：-4 x USB 3.2 Gen 1端口内部连接器
Z690 UD AX V2 Z690 UD V2
AMD RYZEN™8000系列-Phoenix 2处理器支持PCIE 4.0 X2 SSDS芯片组：-2 X M.2连接器（插座3，M键，22110/2280 PCIE 4.0 X4/X2 SSD支持） NVMe SSD storage devices RAID 0, RAID 1, and RAID 10 support for SATA storage devices USB CPU: - 2 x USB 3.2 Gen 2 Type-A ports (red) on the back panel - 2 x USB 3.2 Gen 1 ports on the back panel CPU + USB 2.0 Hub: - 4 x USB 2.0/1.1 ports on the back panel Chipset: - 2 x USB Type-C ® ports, with USB 3.2 Gen 2X2支撑（后面板上的1个端口，通过内部USB标头提供1个端口）-8 x USB 3.2 Gen 1端口（后面板上的4个端口，4个端口，可通过内部USB标头提供4个端口）-4 x USB 2.0/1.1可通过内部USB内部连接器内部连接器
RapidChiplet：用于快速探索 Chiplet 架构设计空间的工具链
提高处理器和加速器的性能成本比以往更具挑战性，这导致摩尔定律的减速 [22]。减速的原因在于过渡到更先进的技术节点时设计和制造成本呈指数级增长 [19]，同时由于 I/O 驱动器、模拟电路以及最近的静态随机存取存储器 (SRAM) 的扩展限制，这种过渡的收益不断递减。2.5D 集成是解决这些挑战的一个有前途的解决方案，其中将多个称为小芯片的硅片集成到同一封装中。单个小芯片设计可用于多种产品，这降低了每个芯片的设计成本。此外，由于 2.5D 集成允许将采用不同技术构建的异构小芯片集成到同一封装中，因此只有能够充分利用技术扩展的组件才会采用先进且昂贵的技术节点制造。已经达到扩展极限的组件则采用成熟的低成本技术制造。由于其经济效益，2.5D 集成已应用于行业领先公司的产品中，例如 NVIDIA 的 P100 GPU [ 17 ]（仅适用于高带宽内存 (HBM)）和 AMD 的 EPYC 和 Ryzen CPU [23]。2.5D 堆叠芯片的设计空间巨大。人们可以在不同的封装选项[18、21、27、29]、芯片数量和尺寸[9]、芯片放置位置[13]、芯片到芯片 (D2D) 链路实现[7、24]和协议[1、3]、芯片间互连 (ICI) 拓扑[4、14、16、25、26]以及其他许多因素之间进行选择。此外，还有许多不同的相关指标，例如芯片的面积要求、功耗、热性能和制造成本，或 ICI 的延迟和吞吐量。
![arxiv：2502.02606v1 [CS.OH] 2025年2月1日](/simg/g:\will\search\icon\source\4\43a0a25d75041d38d927de1a8c18a665a57c24b6.webp)
arxiv：2502.02606v1 [CS.OH] 2025年2月1日
摘要。随着计算能力的进步，半导体制造和操作的环境成本已成为关键的关注。但是，当前的可持续性指标无法量化现代处理器的基本构件晶体管一级的碳散发。本文引入了每个晶体管（CPT）for-mula的碳，这是一种新颖的方法和绿色实施度量，以测量从制造到寿命末期的半导体芯片的CO 2足迹。通过整合硅晶体生长，晶圆生产，芯片制造和运营功率耗散的排放，CPT公式为评估计算硬件的维持能力提供了科学严格的基准。使用Intel Core i9-13900k，AMD Ryzen 9 7950x和Apple M1/M2/M3处理器的现实世界数据，我们揭示了令人震惊的见解 - 制造的排放占主导地位，贡献了60-125千克CO 2，每CPU，远远超过了超过典型设备的运营装置。值得注意的是，尽管具有广泛的制造影响，苹果的高晶体管计数M系列芯片尽管能源效率，但与传统处理器相比，其碳足迹明显更大。这项研究为绿色计算计划建立了一个关键参考点，使行业领导者和研究人员能够在减少半导体相关的排放中做出数据驱动的决策，并为信息技术过程的绿色因素提供正确的时间。所提出的公式为可持续计算中的碳吸引芯片设计，监管标准和未来创新铺平了道路。
RapidChiplet：用于快速设计空间探索chiplet体系结构的工具链
提高处理器和加速器的每成本绩效比以往任何时候都变得更具挑战性，导致摩尔定律的减慢[22]。这种慢速下降的原因是过渡到更先进的技术节点[19]时的设计和制造成本，以及由于IO驱动器，模拟电路的缩放限制以及最近的静态随机访问记忆（SRAM）而导致此过渡的重新转换。针对这些挑战的有前途的解决方案是2.5D集成，其中多个称为chiplets的硅死模被整合到同一软件包中。可以将单个芯片设计重复使用以降低每芯片的设计成本的事实。此外，由于2.5D集成允许将不同技术内置的异质芯片集成到同一包装中，因此只有可以充分利用技术扩展的组件才能以高级和昂贵的技术节点制造。达到缩放限制的组件是成熟的低成本技术制造的。由于其经济利益，2.5D整合将其进入行业领先的公司的产品，例如NVIDIA的P100 GPU [17]（仅用于高频带宽度内存（HBM））和AMD的EPYC和Ryzen CPU [23]。2.5D堆叠芯片的设计空间很大。One can decide between different packaging options [ 18 , 21 , 27 , 29 ], chiplet counts and sizes [ 9 ], chiplet placements [ 13 ], die-to-die (D2D) link imple- mentations [ 7 , 24 ] and protocols [ 1 , 3 ], inter-chiplet interconnect (ICI) topologies [ 4 , 14 , 16 , 25 , 26 ], and many more factors.更重要的是，有许多感兴趣的指标，例如面积要求，功耗，热能性能以及芯片的制造成本，或ICI的潜伏期和吞吐量。