介电常数 (ϵ) 是用于储能电容器、微电子设备和高压绝缘体的聚合物电介质设计的关键参数。然而,灵活地发现具有理想ϵ 的聚合物电介质仍然是一个挑战,特别是对于高能、高温应用而言。为了加速聚合物电介质的发现,我们开发了一种基于机器学习 (ML) 的模型,可以即时准确地预测聚合物的频率相关 ϵ,频率范围跨越 15 个数量级。我们的模型使用一组包含 1210 个不同频率下实验测量的 ϵ 值的数据集、先进的聚合物指纹方案和高斯过程回归算法进行训练。开发的 ML 模型用于预测 60 – 10 15 Hz 频率范围内可合成的 11,000 种候选聚合物的 ϵ,并在整个过程中恢复正确的逆 ϵ 与频率趋势。此外,我们使用 ϵ 和另一个之前研究过的关键设计属性(玻璃化转变温度,T g )作为筛选标准,提出了五种具有所需 ϵ 和 T g 的代表性聚合物,用于电容器和微电子应用。这项工作展示了使用替代 ML 模型成功快速地发现满足特定应用的单一或多个属性要求的聚合物。
完整作者列表: Slade, Tyler;西北大学,化学系 Grovogui, Jann;西北大学,材料科学与工程系 Kuo, Jimmy;西北大学,材料科学与工程系 Anand, Shashwat;西北大学,材料科学与工程系 Bailey, Trevor;密歇根大学,物理系 Wood, Max;西北大学,材料科学与工程系 Uher, Ctirad;密歇根大学,物理系 Snyder, G.;西北大学,材料科学与工程系 Dravid, Vinayak;西北大学,材料科学与工程系 Kanatzidis, Mercouri;西北大学,化学系
摘要:表面钝化是一种广泛使用的技术,可减少半导体表面的复合损失。钝化层性能主要可以通过两个参数来表征:固定电荷密度(𝑄ox)和界面陷阱密度(𝐷it),它们可以从电容-电压测量(CV)中提取。在本文中,使用模拟钝化参数开发了高频电容-电压(HF-CV)曲线的模拟,以检查测量结果的可靠性。𝐷it 由两组不同的函数建模:首先,代表不同悬空键类型的高斯函数之和和应变键的指数尾部。其次,采用了由指数尾部和常数值函数之和表示的更简单的 U 形模型。使用基于晶体硅上的二氧化硅(SiO 2 /c-Si)的参考样品的实验测量来验证这些模拟。此外,还提出了一种使用简单 U 形 𝐷 it 模型拟合 HF-CV 曲线的方法。通过比较近似值和实验提取的 𝐷 it 的平均值,发现相对误差小于 0.4%。近似 𝐷 it 的常数函数表示在复合效率最高的中隙能量附近实验提取的 𝐷 it 的平均值。
我们首次报告了 50 MeV Li 3+ 离子辐照对串联电阻和界面态密度的频率依赖性影响的研究,这些影响是由射频溅射制备的 HfO 2 基 MOS 电容器的电容-电压 (C-V) 和电导-电压 (G-V) 特性确定的。样品在室温下用 50 MeV Li 3+ 离子辐照。测得的电容和电导已根据串联电阻进行校正。在辐照之前和之后,在 1 KHz 至 1 MHz 的不同频率下估算了串联电阻。观察到串联电阻在辐照前随频率从 6344.5 降低到 322 欧姆,在辐照后降低到 8954-134 欧姆。界面态密度D it 由辐照前的1.12×10 12 eV 1 cm 2 降至3.67×10 11 eV 1 cm 2
研究了 O 2 等离子体处理对 Ba 0 : 7 Sr 0 : 3 TiO 3 (BST) 薄膜电特性和介电特性的影响。将沉积态和退火态的 BST 薄膜暴露于 O 2 等离子体后,BST 薄膜的漏电流密度可以得到改善。通常,在施加 1.5 V 电压下,与未经等离子体处理的样品相比,漏电流密度可以降低 3 个数量级。研究发现,等离子体处理改变了表面形貌。BST 薄膜的电容降低了 10% 至 30%。等离子体处理样品的漏电流密度的改善和介电常数的降低可归因于 BST 薄膜中碳污染的减少。时间相关电介质击穿 (TDDB) 研究表明,所有样品在 1 V 电压偏置下均有超过 10 年的使用寿命。© 2000 Elsevier Science Ltd. 保留所有权利。