光接收器的性能受到互补金属氧化物半导体 (CMOS) 运算放大器 (op-amps) 设计的显著影响,这种设计受益于 CMOS 技术的进步,可降低噪声和功耗。本研究概述了低噪声 CMOS 运算放大器的设计过程,旨在实现高质量的信号输出,这对于必须尽量减少噪声干扰的专业音频设备和精密仪器等应用至关重要。通常,降低噪声的努力会导致速度降低和功耗增加。因此,实现性能参数的最佳平衡至关重要,噪声水平是主要关注点。提出了一种有效的设计方法来提高运算放大器的整体性能。采用分析方法来深入了解设计,优先考虑噪声性能。设备尺寸和偏置条件是根据噪声水平、带宽、信号摆幅、斜率和功耗等几个因素确定的。已经开发了一个两级运算放大器来验证所提出的设计方法。通过该方法得出的器件参数与使用 MATLAB 生成的模拟结果非常吻合,强调了设计过程的准确性和有效性。
1 电子与仪器工程系,1 Shri GS 理工学院,印度中央邦印多尔 摘要:本文介绍了采用 CMOS 180nm 技术设计的前端光接收器。完成原理图后,通过 Cadence Virtuoso 工具进行仿真。在本设计中,作者使用的电源为 1.8V,频率范围在 1Hz 至 10GHz 之间,获得了各种参数的结果,例如 20μA 偏置电流、宽高比 W/L、输入共模电压范围在 800mv 和 1.72volts 之间。测量了开环增益等各种参数之间的权衡,并测量了开环增益、相位裕度等参数之间的权衡。获得的总增益为 98 dB。本文报告了模拟结果。索引词:模拟电路、两级运算放大器、宽高比、180nm、光接收器、CADENCE。
摘要:本文介绍了一种采用 65 nm 技术制造的 26 Gb/s CMOS 光接收器。它由三电感跨阻放大器 (TIA)、直流 (DC) 偏移消除电路、3 级 gm-TIA 可变增益放大器 (VGA) 以及内置均衡技术的无参考时钟和数据恢复 (CDR) 电路组成。TIA/VGA 前端测量结果显示 72 dBΩ 跨阻增益、20.4 GHz −3 dB 带宽和 12 dB DC 增益调谐范围。VGA 电阻网络的测量也证明了其有效克服电压和温度变化的能力。CDR 采用全速率拓扑,具有 12 dB 嵌入式均衡调谐范围。该芯片组的光学测量结果显示,在 2 15 −1 PRBS 输入下,26 Gb/s 速率下的 BER 为 10 −12,输入灵敏度为 −7.3 dBm。使用 10 dB @ 13 GHz 衰减器的测量结果也证明了增益调谐功能和内置均衡的有效性。整个系统功耗为 140 mW,采用 1/1.2 V 电源供电。
研究了采用金属有机化学气相沉积法制备的波长为 m 的 InGaAs 波导光电二极管 (WGPD) 在 40-Gb/s 光接收器中的应用。通过监测暗电流和击穿电压,检查了高温存储和加速寿命测试的可靠性。提取了 WGPD 测试结构的中位器件寿命和退化机制的活化能。通过统计分析检查器件寿命,该分析在预测实际条件下的器件寿命方面非常可靠。WGPD 测试结构的退化机制可以通过暴露的 p-n 结上的钝化层中的离子杂质形成漏电流路径来解释。尽管如此,可以得出结论,WGPD 测试结构对于实际的 40-Gb/s 光接收器应用表现出足够的可靠性。
研究了采用金属有机化学气相沉积法制备的波长为 m 的 InGaAs 波导光电二极管 (WGPD) 在 40-Gb/s 光接收器中的应用。通过监测暗电流和击穿电压,检查了高温存储和加速寿命测试的可靠性。提取了 WGPD 测试结构的中位器件寿命和退化机制的活化能。通过统计分析检查器件寿命,该分析在预测实际条件下的器件寿命方面非常可靠。WGPD 测试结构的退化机制可以通过暴露的 p-n 结上的钝化层中的离子杂质形成漏电流路径来解释。尽管如此,可以得出结论,WGPD 测试结构对于实际的 40-Gb/s 光接收器应用表现出足够的可靠性。
