XiaoMi-AI文件搜索系统
World File Search System击穿电压
MOSFET 手册 2023 V1.0a
江苏杰杰微电子（又名 JJM）的汽车级 MOSFET 提供 -100V 至 650V 的击穿电压 V DS_Max。栅极源阈值电压 V GS(th) 为高电平（2.7 ~ 3.5V）或低电平（1.5 ~ 1.9V，-1.0 ~ -3.0V）。源极漏极导通电阻 R DS(ON) 低至 0.56mΩ（@ V GS = 10V）。FOM 低至 55。这些 MOSFET 通常组装在高效功率封装中，要么是小型表面贴装型，要么是传统通孔型。这些包括但不限于以下具有优异热特性的封装：PDFN3x3-8L、PDFN5x6-8L/-D、PowerJE®10x12（兼容TOLL）、PowerJE®7x8（兼容sTOLL）、TO-247-3/7L等。所有器件均按照AEC理事会和JEDEC定义的相关标准进行了长期可靠性和质量测试。
Aln/Algan/Aln双重异质结构的明显故障电压
Mie University，MIE 514-8507，日本摘要 - 超宽带隙（UWBG）材料（例如ALN）是一类材料的一部分，这些材料的一部分比传统的宽带隙（WBG）材料（例如GAN），例如GAN，例如GAN，允许更高的工作电压。在这项工作中，我们介绍了Aln/Algan/Aln双重异质结构的制造和DC/高压表征，这些异质结构是由Aln/Sapphire上的Metal Organic Chemical Vapor沉积重生的。报道了低于2µm的间距的泄漏电流约1100V的缓冲区分解，这对应于大约6 mV/cm的分解场。此外，晶体管在此异质结构上已成功制造，泄漏电流低和抗性低。确实已经达到了4.5 kV的击穿电压，而现状泄漏电流确实已经达到0.1 µA/mm。这些结果表明，Algan-Channel Hemts对高功率，高温未来的应用有希望。
面向先进光源的硅像素传感器保护环结构仿真研究
摘要：硅像素传感器上的防护环结构有益于提高传感器的高压承受性能。为了评估防护圈结构对硅像素传感器的保护效果，模拟和分析了三种防护环结构。通过技术计算机辅助设计进行了三个防护环结构的两个维度建模，并使用软件内置的电气模型模拟了三个防护圈结构的I -V特性。当前收集环的存在可以使像素可以承受高压，并且不等的防护戒指，不同的空间后卫环，内部和外部等距的Al悬架，并且多个防护戒指结构有益于进一步增加传感器的击穿电压。关键词：PIN二极管silicon Pixel Sensor；防护戒指；耐用高压；技术计算机辅助DEGSIN OCIS代码：280.4750 ；230。0040 ；230.5160
用于高频数字应用的低电感去耦电容器
随着 LSI 技术的快速发展，LSI 的工作频率不断提高，电源电压不断降低。为了有效使用高性能 LSI，需要能够抑制 LSI 产生的开关噪声并稳定电源电压的新型去耦电容器。通过使用 (Ba,Sr)TiO 3 (BST) 化学溶液沉积 (CSD) 膜和细间距电极结构，我们开发了一种可以在 300 MHz 频率范围内满足这些要求的电容器。在具有 Au 基电极的 Si 晶片上沉积两个 200 nm 厚的 BST 介电层。用于安装到电路板的焊料凸块端子形成在顶部 Cr/Pt/Au 电极上。研制的电容器电容密度为2 µF/cm 2 ，电感为30 pH ，谐振频率约为230 MHz ，击穿电压为10 V 。本文介绍了新型电容器的介电BST薄膜和薄膜电极的材料技术。
W2W 混合键合界面的可靠性研究
摘要 — 评估了 1 µm 间距晶圆对晶圆 (W2W) Cu/SiCN 混合键合界面的电气可靠性。使用控制 IV 方法获取 W2W 混合堆栈的击穿电压分布。假设幂律模型，对使用条件外推可确认使用寿命超过 10 年，当温度低于 175 ◦ C 时，幂律指数高于 10。发现沿 Cu/SiCN 混合键合界面的传导机制为 Poole-Frenkel 发射，能量势垒等于 0.95 eV。仅在温度高于 200 ◦ C 和场高于 1.5 MV/cm 时才能观察到移动铜，证实了该键合界面对铜漂移具有良好的稳定性。索引术语 — 晶圆对晶圆 (W2W) 键合、可靠性、电介质击穿、混合焊盘泄漏。
字母A宽带高带宽利用率ECL静态频率分隔线INP DHBT过程
高速和宽频频率分隔线被广泛用于正交信号生成[1，2]，时间间隔的THA和ADC系统[3，4，5]，以及其他高速通信[6]。到目前为止，已经报告了基于不同拓扑和过程的许多分隔线。尤其是INP DHBT具有更高的击穿电压和相同尺寸的设备的频率性能更好[7，8]，这意味着INP DHBT是高速分隔电路的更好选择。但是，电路的工作频率范围不会超过与设备过程相关的切割频率f t的一部分[9]，这是电流模式逻辑（CML）划分器的工作频率[9，10]。为了提高分隔电路的高频电量，应提高效率以增加具有相同f t的设备的工作频率的利用。已经发表了许多增强技术，以扩展频率分隔符的工作频率范围，例如电感峰[9、11、12、13]，分裂固定载荷[14、15、16]，不对称闩锁[17]，动态频率
2.83 kV 双层 NiO/β-Ga2O3 垂直 pn ...
摘要：本文设计了高性能NiO/β-Ga 2 O 3 垂直异质结二极管（HJD），其具有由两层不同长度的p型NiO层组成的双层结终端扩展（DL-JTE）。底部的60 nm p-NiO层完全覆盖β-Ga 2 O 3 晶片，而上部60 nm p-NiO层的几何形状比方形阳极电极大10 μm。与单层JTE相比，双层JTE结构有效抑制了电场集中，使击穿电压从2020 V提高到2830 V。此外，双p型NiO层允许更多空穴进入Ga 2 O 3 漂移层，降低了漂移电阻，比导通电阻从1.93 mΩ·cm 2 降低到1.34 mΩ·cm 2 。采用DL-JTE结构的器件功率因数（PFOM）达到5.98 GW/cm 2 ，是传统单层JTE结构的2.8倍。这些结果表明，双层JTE结构为制备高性能Ga 2 O 3 HJDs提供了一种可行的方法。
T 型栅极增强型 AlGaN/GaN MIS-HEMT 中寄生电容的不稳定性
AlGaN/GaN高电子迁移率晶体管（HEMT）或金属绝缘体半导体HEMT（MIS-HEMT），凭借优越的极化诱导高迁移率二维电子气（2DEG），因其高开关速度、低寄生参数和低导通电阻而受到广泛关注，并在高频射频和功率开关应用方面都取得了公认的成功[1-4]。通常在厚钝化电介质（如SiNx）上设置栅极和/或源极场板，以减轻栅极漏极区域的高电场并获得更高的击穿电压[5-7]。它们也有助于抑制表面态引入的电流崩塌[5，8]。然而，场板结构将引入额外的寄生电容，导致更高的VDS×IDS功率损耗和更长的开关持续时间。此外，钝化层还会引入钝化电介质/(Al)GaN界面态，甚至电介质本身的体态，它们的捕获/去捕获过程会引起寄生电容的动态漂移，导致实际应用中开关转换紊乱，dV/dt控制失效[9-11]。
信一种采用 InP DHBT 工艺的高带宽利用率 ECL 静态分频器
高速宽带分频器广泛应用于正交信号产生[1, 2]、时间交织THA和ADC系统[3, 4, 5]以及其他高速通信领域[6]。目前，已有多种基于不同拓扑和工艺的分频器被报道。特别地，InP DHBT在相同尺寸的器件下具有更高的击穿电压和更好的频率性能[7, 8]，这意味着InP DHBT是高速分频器电路的更好选择。但是，电路的工作频率范围不能超过与器件工艺有关的截止频率ft的几分之一[9]，这限制了电流型逻辑 (CML) 分频器的工作频率[9, 10]。为了提高分频器电路的高频性能，应努力提高相同ft 的器件的工作频率的利用率。已经发表了许多增强技术来扩展分频器的工作频率范围，例如电感峰值[9, 11, 12, 13]，分流电阻负载[14, 15, 16]，非对称锁存器[17]，动态分频器[18, 19, 20, 21, 22]和双射极跟随器[23, 24]。然而，在电路设计中最大限度地利用器件ft的报道很少。本信
重点介绍了商业SERS底物以及优化的Nanorough大区域SERS传感器：Raman研究
摘要使用带有电热模型的TCAD-Santaurus工具设计和优化了基于GAN纳米线的新垂直晶体管结构。具有准1D漂移区域的研究结构适用于在高度N掺杂的硅底物上与自下而上方法合成的GAN纳米线。对电性能的研究是各种Epi结构参数的函数，包括区域长度和掺杂水平，纳米线直径以及表面状态的影响。结果表明，优化的结构具有正常的阈值模式，其阈值电压高于0.8 V，并且表现出最小化的泄漏电流，州电阻较低，并且最大化的击穿电压。据我们所知，这是对基于GAN的纳米晶体管的首次详尽研究，为科学界提供了宝贵的见解，并有助于更深入地了解GAN NANOWIRE参数对设备性能的影响。据我们所知，这是对基于GAN的纳米晶体管的首次详尽研究，为科学界提供了宝贵的见解，并有助于更深入地了解GAN NANOWIRE参数对设备性能的影响。