摘要——基于多层电阻式随机存取存储器 (RRAM) 的突触阵列可以实现矢量矩阵乘法的并行计算,从而加速机器学习推理;然而,由于模拟电流沿列相加,因此单元的任何电导漂移都可能导致推理精度下降。在本文中,在基于 2 位 HfO 2 RRAM 阵列的测试车辆上统计测量了读取干扰引起的电导漂移特性。通过垂直和横向细丝生长机制对四种状态的漂移行为进行了经验建模。此外,提出并测试了一种双极读取方案,以增强对读取干扰的恢复能力。建模的读取干扰和提出的补偿方案被纳入类似 VGG 的卷积神经网络中,用于 CIFAR-10 数据集推理。
图 3. (a) ECL-CV 耦合 100 mM Fe(CN) 6 3- 至双极阵列上的阳极 ECL 的示意图。电位以 200 mV/s 的速度从 0 扫描到 2.8 再到 0 V。 (b) 电化学 ( i - V ) 和光学 ( I ECL - V ) 信号的相关性。 i - V 信号代表整个阵列,而光学信号是 ~300 个电极子集的平均值,包括电极之间的非活性基质。 (c) 来自 ~300 个电极子集的 ECL 响应展示了所述电位下每个电极上 I ECL 的均匀性。电影 S1 中展示了此过程的完整视频。
本文介绍了60 Coγ辐射硬度对双极结型晶体管特性和参数的影响,以分析核领域中使用的单个器件的性能变化。双极结型晶体管(BJT)的类型为(BC-301)(npn)硅,晶体管用60 Co源以不同剂量(1、2、3、4和5)KGy进行γ辐射辐照。使用带稳压电源的晶体管特性仪研究了辐照前后双极结型晶体管的特性和参数。结果表明,由于晶体管增益下降和硅电阻率增加,双极结型晶体管的饱和电压V CE(sat)降低。受电离辐射影响的双极结型晶体管的另一个参数是集电极-基极漏电流,电流的大幅增加是由结附近的累积电荷引起的。1.引言
绝缘栅双极晶体管 (IGBT) 电源模块是常用于切换高电压和电流的设备。使用和环境条件可能会导致这些电源模块随着时间的推移而性能下降,而这一渐进过程最终可能导致设备发生灾难性故障。这一性能下降过程可能会导致一些与电源模块健康状况相关的早期性能症状,从而可以检测出 IGBT 模块的可靠性下降。测试可用于加速这一过程,从而可以快速确定是否可以表征设备可靠性的特定下降。在本研究中,同时对多个电源模块进行热循环,以评估热循环对电源模块性能下降的影响。使用高温热电偶从每个电源模块内部进行现场温度监测。执行设备成像和特性分析以及温度数据分析,以评估电源模块内的故障模式和机制。虽然实验旨在评估热循环对芯片连接的潜在损坏影响,但结果表明引线键合性能下降是限制寿命的故障机制。
如果没坏,就不要去修。这个看似合理的政策其实是一把双刃剑。兰德公司 2016 年的一项研究发现,美国空军的创新很大程度上取决于对问题的认识,一旦发现问题,空军士兵就会表现出非凡的创新能力。1 但美国空军有时无法发现问题,声称问题没有坏,而实际上问题已经坏了。在这种情况下,空军将竭尽全力“不去修”它未能认识到的问题。这种对创新的爱恨交织的关系让空军创新者不确定自己是会被提拔还是会被扫地出门。我们将以战斗机汇报中同样的方式来看待创新。战斗机飞行员不喜欢“也许”这个词,比如,如果我们实施优质空军、六西格玛、精益空军或 21 世纪空军智能作战 (AFSO21),我们可能会成为更好的创新者。不,战斗机飞行员专注于任务目标。如果他们达到了目标,那么他们就会说“干得好,我请客”。但如果他们没有达到目标,那么就需要进行长时间的汇报。他们会确定问题发生的确切位置,然后查看录音带并提出问题,直到确定到底出了什么问题。一旦确定了问题,他们就会专注于具体的纠正措施。美国空军领导人并没有提供任务汇报中那种清晰的说明。在 2013 年美国空军愿景中,M 将军
图1所示的垂直NPN设备制造的标准过程始于P类型基板。基板在将制造NPN设备设备的区域中植入N型掺杂剂(例如砷)。该植入物被称为埋藏层,因为下一步是N型硅的外延生长。掩埋层的板电阻远低于外延层的电阻。AR分离扩散是用诸如硼的P Tyne掺杂剂进行的。这会产生由P型隔离所包围的N型材料的电隔离岛。是这些N型区域,它们是侧向NPN设备的收集器。直接在这些区域的下方将是先前讨论的埋藏层。掩埋层通过为电流流动创造低电阻路径来降低收集器电阻。这是产生所需的电气设备特性所需的。进入N型岛群体被扩散为P型硼基。当将N型掺杂剂(如磷)扩散到碱基中时,发射极会形成。垂直NPN结构现在很明显。
由于高发射极掺杂的影响,传统发射极双极晶体管的电流增益受到限制。理论上,通过使用非常小的基极宽度和高发射极掺杂密度,传统发射极晶体管可以获得更高的增益。然而,增加发射极掺杂会降低带隙并增加少数载流子复合 [1]。结果是发射极注入效率降低,电流增益没有实际改善 [2]。增加发射极掺杂还会产生有害影响,降低发射极-基极击穿电压 (BVebo) 并增加发射极-基极结电容 [3]。与传统发射极相关的另一个问题是缩放。当发射极结深度低于 0.2 微米时,少数载流子扩散长度变得大于发射极,这进一步降低了电流增益 [4]。使用多晶硅作为发射极是避免这些问题的一种方法。
并提取了器件参数,以评估和比较 CMOS(互补金属氧化物半导体)测试结构,包括在体硅和 SOI(绝缘体上硅),特别是 SIMOX(通过注入氧气进行分离)晶圆上制造的器件和电路。测试库包括 CMOS-on-SOI 和
婴儿死亡率评估 (IME) 6 HTOL (高温工作寿命) 测试 6 85/85 (温度-湿度-偏差) 测试 (THB) 7 压力罐测试 7 温度循环测试 7 高温存储测试 7 可靠性数据 8 表 3 Maxim 高频双极工艺的婴儿死亡率评估 (150°C Tj) 8 表 4. 高温工作寿命测试 – CP1 工艺,150°C Tj 10 表 5. 高温工作寿命测试 – CB2 工艺,150°C Tj 10 表6. 高温运行寿命测试 – CB3 工艺在 150°C Tj 11 表 7. 高温运行寿命测试 – GST1 工艺在 150°C Tj 11 表 8. 高温运行寿命测试 – GST2 工艺在 150°C Tj 11 表 8. 高温运行寿命测试 – GST2 工艺在 150°C Tj(续)12 表 9. 高温运行寿命测试 – GST3 工艺在 150°C Tj 13 表 10. 高温运行寿命测试 – GST4 工艺在 150°C Tj 14 表 11. 高温运行寿命测试 – MB1 工艺在150 ° C Tj 15 表 12. 85/85 测试(高频双极和 BiCMOS 工艺) 16 表 13. 高压锅测试 适用于高频双极和 BiCMOS 工艺 18 表 14. 温度循环测试 适用于高频双极和 BiCMOS 工艺 21 表 15. 高温存储测试 适用于高频双极和 BiCMOS 工艺 25