1 捷克科学院物理研究所,Na Slovance 2,18221 布拉格 8,捷克共和国 2 查理大学数学与物理学院,V Holesovickach 2,布拉格,CZ18000,捷克共和国 3 伯明翰大学物理与天文学院,伯明翰 B152TT,英国 4 国立微电子中心(IMB-CNM,CSIC),UAB-Bellaterra 校区,08193 巴塞罗那,西班牙 5 粒子物理研究所,IFIC/CSIC-UV,C/Catedrático José Beltrán 2,E-46980 帕特尔纳,瓦伦西亚,西班牙 6 约瑟夫·斯特凡研究所实验粒子物理系,Jamova 39,SI-1000 卢布尔雅那,斯洛文尼亚 7 圣克鲁斯大学粒子物理研究所 (SCIPP)加利福尼亚大学圣克鲁斯分校,CA 95064,美国 8 TRIUMF,4004 Wesbrook Mall,温哥华,BC V6T 2A3,加拿大 9 西蒙弗雷泽大学物理系,8888 University Drive,本那比,BC V5A 1S6,加拿大 10 筑波大学纯粹与应用科学研究所,1-1-1 Tennodai,筑波,茨城 305-8571,日本 11 多伦多大学物理系,60 Saint George St.,多伦多,安大略省 M5S1A7,加拿大 12 高能加速器研究组织 (KEK) 粒子与核研究所,1-1 Oho,筑波,茨城 305-0801,日本 ∗ 主要作者,电子邮件:vera.latonova@cern.ch,† 替补演讲人,电子邮件:jiri.kroll@cern.ch
芯片贴装是集成电路 (IC) 封装工艺中最关键的工艺之一。过去几年,芯片厚度越薄,漏源导通电阻 RDS(on) 越小,顶部金属和焊盘之间的硅电阻越低,散热性能越好,堆叠封装厚度越薄,重量越轻,这些要求就越高。这种三维技术代表了封装创新的下一波浪潮,并将在未来几年内实现大幅增长 (Ibrahim 等人,2007 年)。这些趋势对现有的电子封装技术(主要是芯片拾取工艺)提出了相当大的挑战。必须特别注意处理更薄芯片的工艺,以确保半导体产品的可靠性和质量 (Huiqiang 等人,2015 年;Carine 等人,2014 年)。