XiaoMi-AI文件搜索系统
World File Search System输入电容
NTAG 224 DNA -NFC T2T符合IC
•数据和供应能量的非接触式传输•13.56 MHz的工作频率•106 kbit/s的数据传输•16位CRC的数据完整性，奇偶校验，位编码，位计数•工作距离•运行距离高达100 mm（取决于各种参数，例如，例如field strength and antenna geometry) • 7-byte serial number (cascade level 2 according to ISO/IEC 14443-3) • Automatic NFC counter triggered at the first read command after a reset • Secure Unique NFC (SUN) message authentication feature implemented via ASCII mirroring of the UID, NFC counter and CMAC into the NDEF message in the user memory, which changes on every readout after a reset •带有128位密钥长度的AES-128的3-PASS共同身份验证•基于ECC的原创性签名，提供了自定义和永久锁定签名的选项•快速读取命令•True Anti-Collision•50 PF输入电容
快速和... 的相平面衍生失真建模
摘要 - 报告了持续努力对定制数字化采样器的失真行为进行建模，以准确测量动态信号。这项工作是美国国家标准与技术研究所 (NIST) 正在进行的努力的一部分，旨在推动波形采样计量的最新发展。本文介绍了具有 -3-dB 6-GHz 带宽的采样器的分析误差模型。该模型源于对相平面中采样器误差行为的检查。该模型将信号幅度、一阶导数和二阶导数的每次采样估计值作为输入，其中导数与时间有关。该模型的解析形式由这些项中的多项式组成，这些多项式是从考虑数字化器输入电容的电压依赖性和先前研究的前代数字化器中的误差行为而选择的。在 1 GHz 时，当将模型生成的样本校正应用于波形时，总谐波失真可从 -32 dB 改善至 -46 dB。还考虑并校正了采样系统中的时间基失真的影响。在模型中加入二阶导数依赖性可通过对拟合波形进行精细的时间调整来改善模型与测量数据的拟合。
快速且...的相平面导出失真建模
摘要-本文报告了为精确测量动态信号而不断努力对定制数字化采样器的失真行为进行建模的工作。这项工作是美国国家标准与技术研究院 (NIST) 为推动波形采样计量技术发展而不断努力的一部分。本文介绍了一种具有 -3-dB 6-GHz 带宽的采样器的分析误差模型。该模型是通过检查相平面中的采样器误差行为而得出的。该模型将信号幅度、一阶导数和二阶导数的每样本估计值作为输入，其中导数与时间有关。该模型的解析形式由这些项中的多项式组成，这些多项式是根据数字化器输入电容的电压依赖性和先前研究的旧数字化器中的误差行为而选择的。在 1 GHz 时，当将模型生成的样本校正应用于波形时，总谐波失真可从 -32 dB 改善到 -46 dB。还考虑并纠正了采样系统中时基失真的影响。结果表明，在模型中加入二阶导数依赖性可通过对拟合波形进行精细的时间调整来改善模型与测量数据的拟合度。
字母 A 具有低电源电压的 30 Gbps 1.25 pJ/b CMOS 接收器模拟前端
摘要 本文提出了一种30 Gbps 1.25 pJ/b光接收机模拟前端（Rx_AFE），主要由有源电压电流反馈跨阻放大器（AVCF-TIA）和交错有源反馈限幅放大器（LA）组成。通过在所提出的TIA中采用有源电压电流反馈技术，大输入电容得到很好的隔离，而不受低电源电压的限制，并且大大缓解了跨阻增益和输出极点频率之间的直接矛盾。同时，通过在LA设计中采用交错有源反馈技术进一步扩展了带宽。所提出的Rx_AFE采用40 nm bulk-CMOS工艺制造，跨阻增益为63.8 dBΩ，3 dB带宽为24.3 GHz。从电源电压 1.0 V 开始，当运行 30 Gbps PRBS 时，电路的功耗和功率效率分别为 37.5 mW 和 1.25 pJ/b。核心电路占用的芯片面积为 920 µ m × 690 µ m。关键词：光接收器、跨阻放大器 (TIA)、有源电压-电流反馈、交错有源反馈、限幅放大器 (LA)、CMOS。分类：集成电路（存储器、逻辑、模拟、RF、传感器）
字母A 30 Gbps 1.25 pJ/b CMOS接收器模拟前端，低电源电压
摘要 本文提出了一种30 Gbps 1.25 pJ/b光接收机模拟前端(Rx_AFE)，主要由有源电压电流反馈跨阻放大器(AVCF-TIA)和交错有源反馈限幅放大器(LA)组成。通过在所提出的TIA中采用有源电压电流反馈技术，大输入电容得到很好的隔离，而不受低电源电压的限制，并且显著缓解了跨阻增益和输出极点频率之间的直接矛盾。同时，通过在LA设计中采用交错有源反馈技术，带宽进一步扩展。所提出的Rx_AFE采用40 nm bulk-CMOS工艺制造，跨阻增益为63.8 dB Ω，3 dB带宽为24.3 GHz。从电源电压 1.0 V 开始，当运行 30 Gbps PRBS 时，电路的功耗和功率效率分别为 37.5 mW 和 1.25 pJ/b。核心电路占用的芯片面积为 920 µ m × 690 µ m。关键词：光接收器、跨阻放大器 (TIA)、有源电压-电流反馈、交错有源反馈、限幅放大器 (LA)、CMOS 分类：集成电路（存储器、逻辑、模拟、RF、传感器）
研究论文 新型超低功耗镜像折叠级联跨阻放大器
背景和目标：本文首次设计并介绍了一种基于电流镜和折叠级联拓扑组合的新型折叠镜 (FM) 跨阻放大器 (TIA) 结构。跨阻放大器级是接收器系统中最关键的构建块。这种新型拓扑基于电流镜拓扑和折叠级联拓扑的组合，采用有源元件设计。其理念是在输入节点使用电流镜拓扑。在所提出的电路中，与许多其他已报道的设计不同，信号电流（而不是电压）被放大直到到达输出节点。由于使用二极管连接的晶体管作为电流镜拓扑的一部分，所提出的 TIA 具有低输入电阻的优势，这有助于隔离主要输入电容。因此，以相当低的功耗实现了 5Gbps 的数据速率。此外，设计的电路仅使用了六个有源元件，占用的芯片面积很小，同时提供 40.6dBΩ 的跨阻抗增益、3.55GHz 频率带宽和 664nArms 输入参考噪声，并且仅消耗 315µW 功率和 1V 电源。结果证明了所提出的电路结构作为低功耗 TIA 级的正确性能。方法：所提出的拓扑基于电流镜拓扑和折叠级联拓扑的组合。使用 Hspice 软件中的 90nm CMOS 技术参数模拟了所提出的折叠镜 TIA 的电路性能。此外，对晶体管的宽度和长度尺寸进行了 200 次蒙特卡罗分析，以分析制造工艺。结果：所提出的 FM TIA 电路提供 40.6dBΩ 跨阻增益和 3.55GHz 频率带宽，同时使用 1V 电源仅消耗 315µW 功率。此外，由于分析通信应用中接收器电路中输出信号的质量至关重要，所提出的 FM TIA 对于 50µA 输入信号的眼图打开约 5mV，而对于 100µA 输入信号，眼图垂直打开约 10mV。因此，可以清楚地显示眼图的垂直和水平开口。此外，跨阻增益的蒙特卡罗分析呈现正态分布，平均值为 40.6dBΩ，标准差为 0.4dBΩ。此外，FM TIA 的输入电阻值在低频时等于 84.4Ω，在 -3dB 频率时达到 75Ω。通过对反馈网络对输入电阻的影响的分析，得出了在没有反馈网络的情况下，输入电阻可达1.4MΩ，由此可见反馈网络的存在对于实现宽带系统的重要性。结论：本文本文介绍了一种基于电流镜拓扑和折叠级联拓扑组合的跨阻放大器，该放大器可放大电流信号并将其转换为输出节点的电压。由于输入节点存在二极管连接的晶体管，因此 TIA 的输入电阻相对较小。此外，六个晶体管中有四个是 PMOS 晶体管，与 NMOS 晶体管相比，它们的热噪声较小。此外，由于前馈网络中未使用无源元件，因此所提出的折叠镜拓扑占用的片上面积相对较小。使用 90nm CMOS 技术参数的结果显示，跨阻增益为 40.6dBΩ，频率带宽为 3.55GHz，输入参考噪声为 664nArms，使用 1 伏电源时功耗仅为 315µW，这表明所提出的电路作为低功耗构建块的性能良好。