传播延迟

统计策略来捕捉纳米 CMOS 逆变器中过冲效应和传播延迟时间之间的相关性

引言近年来，统计变异性 (SV) 对纳米 CMOS 电路时序的影响引起了广泛关注[1]–[8]。SV 使数字电路在关键路径延迟甚至功耗方面表现出非确定性性能，而不是确定性行为。SV 的主要来源包括随机掺杂波动 (RDF)、线边缘粗糙度 (LER) 和金属颗粒粒度 (MGG) [9]–[11]。这些来源影响器件电气性能指标，如阈值电压 (V th)、关态电流和亚阈值斜率 (SS)，进而对电路行为产生重大影响。特别是，文献 [12]–[20] 广泛研究了工艺和随机变异性对传播延迟时间的影响。在一项开创性的工作中，作者提出了一个半解析模型来预测由 V th 变化引起的逻辑电路延迟分布 [12]。不同技术节点下由 RDF 引起的传播延迟变化​​是综合的