XiaoMi-AI文件搜索系统
World File Search System低功率
超低功率 K 波段 22.2 GHz 至 26.9 GHz 电流...
摘要：本文提出了一种具有宽调谐范围的超低功耗 K 波段 LC-VCO（压控振荡器）。基于电流复用拓扑，利用动态背栅偏置技术来降低功耗并增加调谐范围。利用该技术，允许使用小尺寸的交叉耦合对，从而降低寄生电容和功耗。所提出的 VCO 采用 SMIC 55 nm 1P7M CMOS 工艺实现，频率调谐范围为 22.2 GHz 至 26.9 GHz，为 19.1%，在 1.2 V 电源下功耗仅为 1.9 mW–2.1 mW，占用核心面积为 0.043 mm 2 。在整个调谐范围内，相位噪声范围从 -107.1 dBC/HZ 到 -101.9 dBc/Hz (1 MHz 偏移)，而总谐波失真 (THD) 和输出功率分别达到 -40.6 dB 和 -2.9 dBm。
低功率责任的冲动Radio Ultrawideband（...
摘要 - 可植入医疗设备（IMD）的设计挑战之一是功率要求，以避免频繁的电池替换和手术需要最低。本文介绍了使用标准180 nm CMOS工艺设计的占名的IR-UWB发射器，该发射器以100 Mbps的数据速率以11.5 PJ /脉冲达到11.5 PJ /脉冲的能量效率（每脉冲能量）。在4-6 GHz的频率范围内工作，发射器的峰值功率频谱密度（PSD）为-42.1 dbm/MHz，具有950 MHz带宽，这使得它非常适合高数据速率生物测量应用。使用IMPULSE GENERATOR（IG）的控制电压，也可以从500 MHz-950 MHz的带宽与500 MHz-950 MHz变化。所提出的发射器的宽频率范围和带宽范围也使其非常适合涵盖下部UWB频率带的分布式脑植入物应用。索引项 - IR-UWB发射器，电压控制的振荡器，功率放大器，功率频谱密度，相位噪声。
刺激性辐射中的低功率电子技术...
图1：充满活力的辐射环境。（a）宇宙银河辐射是银河事件的重复，例如发射γ-射线和高能量颗粒的超新星explosions和脉冲星（83.3％P +，13.72％↵，2％β，0.98％重量IONS）。（b）深空的另一个来源是宇宙太阳辐射，它发出p +，β，X射线和γ射线；这些组件的浓度和能量因太阳能活动（太阳风，太阳能和冠状质量弹出）而异。(c) The earth's magnetic field and atmosphere play a significant role in limiting some of these parti- cles reaching the surface of the earth where they are trapped inside the Van Allen outer magnetic belt (it consists mainly of β ), whereas the other cosmic particles interact with atmospheric par- ticles producing β , p + , and a small portion of heavy ions and trapped inside the inner belt.因此，可以将范艾伦带分类为位于地球轨道区域的辐射环境。（d）然而，某些宇宙辐射仍然可以通过这些皮带，并与地球大气分子（例如氧和氮）产生N 0，P +和PIONS（⇡）反应； ⇡最终β对（E -E +）和中微子。除了这些颗粒外，γ射线还从雷暴期间从大气中发出。（e）二元活性材料，例如铀，th及其衍生物，是另一种发射的陆层来源，它发出了↵，β和γ射线。β表示E-或E +颗粒ratiation，并且有些是核反应的无需副产物（↵，β，β，n0和γ-ray），这些副产品由动力工厂FA-a-lations产生。每种辐射的贡献都取决于每个区域中所描绘的电子的位置，有关详细信息，请参见补充表1和2。
JOLTIK：在低功率宽区域网络上启用节能````未来''分析
无线传感器已启用了许多关键应用程序。由于其能量限制，当今无线传感器传达了偶尔的短样本或预定的数据收集数据的汇总统计数据。这意味着在高保真度中计算所有其他统计量会产生额外的通信和能量开销。本文介绍了JOLTIK，这是一个框架，可用于低功率无线传感器的一般，防止和节能分析。JOLTIK是一般的，因为它总结了来自低功率设备的感知数据，而无需对哪种特定的统计指标进行假设，并且在云上需要进行未来的统计指标，这意味着它支持了新的，无法预料的指标。JOLTIK建立在通用草图中最新的理论进步之上，这可以使Joltik传感器节点报告观察到的数据的紧凑摘要，以实现大量的统计摘要。我们解决了关键的系统设计和实施挑战，这些挑战在实现低功率制度中通用素描的潜在效果时会出现的通信，记忆和计算瓶颈。我们提出了lorawan nucleo-L476RG板和传感器中JOLTIK的概念验证测试床。与传输原始数据相比，JOLTIK在能源成本上可提供高达24.6倍的能源成本，并且在能量准确的票据方面胜过许多天然替代方案（例如，子采样，自定义草图，压缩感应和损失的压缩）。
使用90 nm的超宽带PLL的低功率设计...
电子系统的快速增长已成为非常大规模集成（VLSI）设计的高性能的挑战之一，并为相位锁定环（PLL）系统设计的发展做出了贡献，它是现代不可避免的重要必需品之一。这种设计集中于可以在超宽带（UWB）频率内以高性能运行的PLL系统的开发，但消耗了低功率，这可能对通信系统中的将来的设备实现有用。PLL的所有提议的子模块都非常适合低功率和高速应用，因为它们每个人都消耗了2 µW左右的总体功耗，直到1 MW，频率从3.1 GHz到10.6 GHz。使用90 nm CMOS技术中的Synopsys工具实现了所有设计架构，示意图，仿真和分析。通过整体分析，可以得出结论，在功耗和频率方面，与以前的工作相比，PLL系统的拟议子模块设计具有更好的性能。
超低功率整流器的分析与优化...
摘要 — 能够通过天线从环境中收集射频能量并将其转换为直流能量以输送给负载的系统称为整流天线。整流电路是整流天线的重要组成部分，由于它采用了在极低功率水平下工作的非线性装置，因此其建模非常困难。此外，系统中还存在一些损耗。因此，设计高效整流器是一项巨大的挑战。在这项工作中，使用遗传算法优化了几种整流器拓扑，以实现最高效率和输出电压。还分析了变量对这些整流器输出的影响。所研究的拓扑针对 -15 dBm 输入功率和 2.45 GHz 工作频率进行了优化，以符合最适合能量收集的频段。在这些条件下，单二极管系列拓扑表现出最佳性能。当输入功率为 -15 dBm 时，其输出电压为 402 mV，效率为 51.3%。在该功率水平下，实现的效率高于文献中所述的效率。
基于隧道的CMOS浮动门突触，用于低功率尖峰时序依赖性可塑性
正在实施几种硬件方法，以用于Ma-Chine学习，从von Neumann- Zuse计算机架构上的速率神经元[1]，[2]，FPGA [3]和ASICS [3]和ASICS [4]到从一侧到替代方法，到诸如Neu-Romorphic硬件[5] - [5] - [7]和量子计算机的替代方法，以及量子计算机的量子[8] [8] [8] side Inselum Machine [9] [9]在需要低功耗或准备脑机界面准备的涉及应用程序中，尖峰神经元的电路[10]占据着重要作用。尖峰神经网络（SNN）通过尖峰代替有限的数字传输信息。这种编码方法模拟了生物神经元的效率，在能量管理方面具有巨大的效率[11]。过去，通过设计必要的神经元或突触[12] - [15]或详细阐述复杂网络[16]，[17]来解决低功耗。我们通过设计与商业CMOS技术完全兼容并能够存储多个权重的电路来实现此类目标。该设备旨在永久存储跨神经元的连接，但在我们的情况下，在其一生中，在其一生中对它们进行了修改，在我们的情况下，作为峰值时间依赖性的可塑性（STDP）。后者是一种著名的方法，用于根据所涉及的神经元的相对时间来修饰突触的强度[18]。内存元件是一个浮动的门，可存储准通电，它是神经形态电路的主要候选者之一[19] - [21]，这要归功于与当前CMOS技术的完整兼容性。不同于先前报道的磁性门突触
用于保护的低功率电压和电流传感器...
如图 1 所示，继电器系统首先将输入信号降低到较低水平。此步骤或过程源于这些设备需要使用与其机电和静态前身相同的输入信号电平。鉴于基于微处理器的继电器技术迅速被接受，我们现在可以研究其输出信号电平与新继电器直接兼容的仪表传感器。稍后我们将展示，移除高电平信号输出可获得显著的性能和应用优势。接下来让我们研究导致新低功率输出技术发展的仪表传感器的发展。
低功率高速CMOS电流比较器在0.18 µm和0.13 µm技术中，Sunil N. limbachiya 1，priyesh.gandhi 2 1-pg_student，s_nil14@ya
Low Power High Speed CMOS current Comparator in 0.18 µ m and 0.13 µ m Technology Sunil N. Limbachiya 1 , Priyesh.Gandhi 2 1-PG_Student, s_nil14@yahoo.com,LCIT-Bhandu, Gujarat (INDIA) 2-Assistant Professor, priyesh.gandhi@lcit.org,LCIT- Bhandu,古吉拉特邦（印度）摘要 - 本文以低功率和高速性能显示了CMOS当前比较器设计。使用电流镜设计设计的CMOS电流比较器。该电路在180nm和130nm CMOS工艺技术中进行模拟。模拟结果显示，比较器电路在180nm技术中具有412PS延迟，而130nm技术的370PS延迟。还可以进行比较器设计的工作，而低功率耗散。关键字：当前比较器，当前镜像，功率耗散，延迟，导师图形，Eldo Spice I简介
