XiaoMi-AI文件搜索系统
World File Search System关断
LM75B 数字温度传感器和热看门狗
LM75B 是一款温度数字转换器，采用片上带隙温度传感器和 Sigma-Delta A-D 转换技术，并带有过温检测输出。LM75B 包含多个数据寄存器：配置寄存器 (Conf) 用于存储设备设置，例如设备操作模式、OS 操作模式、OS 极性和 OS 故障队列，如第 7 节“功能描述”中所述；温度寄存器 (Temp) 用于存储数字温度读数，设定点寄存器 (Tos 和 Thyst) 用于存储可编程过温关断和滞后限值，这些限值可由控制器通过 2 线串行 I 2 C 总线接口进行通信。该设备还包括一个开漏输出 (OS)，当温度超过编程限值时，该输出变为活动状态。有三个可选逻辑地址引脚，因此可以在同一总线上连接八个设备而不会发生地址冲突。
FBS-GAM01P-R-PSE
双向电源良好 (PG) 输出和关断 (*SD) 输入引脚。要从外部禁用 FBS-GAM01P-R-PSE（将 OUT 引脚强制为低 (OFF) 状态），应将 SD/PG 引脚连接到逻辑地，例如通过开漏/集电极。该模块还包含一个电源良好 (PG) 感应电路，当 +5 V DC 栅极驱动偏置电位 (V BIAS ) 低于“PG 功能静态电气特性”表（见第 4 页）中指定的欠压阈值范围时，该电路将禁用驱动器。在 V BIAS 电位低于预设阈值期间，PG 输出（引脚 5）引脚通过开漏拉低（至 LGND）。或者，当 V BIAS 电位高于预设阈值时，PG 引脚通过外部上拉电阻拉高至 V DRV 。为了正常运行，应使用 4.7 kΩ 电阻将引脚 9 外部上拉至 V DRV （引脚 3）。
使用田口方法优化 CNTFET 设计参数，实现高性能、低功耗应用
碳纳米管 (CNT) 具有独特的结构和电气性能，其特性非常值得研究。场效应晶体管技术中 CNT 的小结构可以生产出性能更佳的小型器件。这项工作采用了田口方法来优化碳纳米管场效应晶体管 (CNTFET)。使用 Minitab 19 软件进行田口方法分析。选择了三个尺寸的三个设计参数（CNT 的直径、间距和 CNT 的数量）来提高 CNTFET 的性能。使用 L27 正交阵列和信噪比 (SNR) 来收集和分析数据。使用方差分析验证了田口方法的结果。分析结果显示了三个设计参数的最佳组合，在高功率和低功率应用方面产生了最佳性能。影响 CNTFET 电流特性的最主要设计参数是 CNT 直径，其对导通电流 (Ion)、关断电流 (Ioff) 和电流比 (Ion/Ioff) 的影响分别为 59.93%、96.15% 和 99.14%。通过确定 CNTFET 中最主要的结构，可以进一步优化器件。最终，CNTFET 器件可以在高功率和低功率应用方面得到增强。
CA-IS2062 3.75kVRMS 隔离式 CAN 收发器，带有...
输出缓冲器由二氧化硅 (SiO2) 绝缘屏障隔开，可提供高达 3.75kV RMS (60s) 的电流隔离。隔离通过断开接地环路来改善通信，并在端口之间的接地电位差较大时降低噪声。CA-IS2062 在逻辑侧由单个 5V 电源供电。集成的 DC-DC 转换器为电缆侧产生 5V 工作电压。该设备不需要除旁路电容器以外的任何外部组件来实现隔离的 CAN 端口。收发器的工作数据速率高达 1Mbps，并具有集成保护功能以实现稳健的通信，包括电流限制、热关断和 CAN 总线上的扩展 ±58V 故障保护，适用于需要过压保护的设备。主要超时检测可防止由控制器错误或 TXD 输入故障引起的总线锁定。这些 CAN 接收器还包含 ±30V 的输入共模范围 (CMR)，超过了 ISO 11898 规范的 -2V 至 +7V。 CA-IS2062 采用宽体 16 引脚 SOIC(W) 封装，工作温度范围为 -40°C 至 +125°C。
缩放栅环硅纳米线晶体管阵列中的电子传输机制
全栅环栅 (GAA) 是一种最佳器件配置，它能静电控制沟道长度最窄的晶体管 2，并最大限度地减少器件关断时的漏电流，从而使器件在每次切换时耗散更少。GAA 几何形状有多种可能，并且已经在水平 3 或垂直配置中得到验证。4 – 7 尽管技术解决方案有望最终将晶体管的栅极长度 L g 缩小到几纳米 5，但从一维（长栅极或大宽度）到全尺寸缩放的晶体管的转变对器件操作的影响仍有许多悬而未决的问题。其中，应明确解决所制造器件的质量和可能导致晶体管操作不良或电性能分散的波动源，以提出最终集成的解决方案。但是，经典的表征技术（如迁移率提取）不足以提供有关最终缩放时器件质量的信息，因为迁移率可能会在如此小的栅极长度下崩溃。 8 – 11 低频噪声可以成为一种非常精确的技术，用于表征低噪声纳米器件中的电子传输。12 , 13
InP和GaAs双栅极MOSFET的设计与分析
摘要 本文分析了一种由III族材料（铟、镓）和V族材料（磷化物、砷化物）统一构成的新型双栅极MOSFET（DG MOSFET）。由于其对短沟道效应的免疫、漏电流的减少和更高的扩展潜力，DG MOSFET成为低功耗应用最舒适的器件之一。在本文中，我们研究了基于磷化铟（InP）和砷化镓（GaAs）的DG MOSFET通过取代基于硅的传统DG MOSFET对最佳性能和漏极电流特性的影响。晶体管的沟道长度设定为20纳米。这两种器件都使用NanoHub模拟器建模，并使用Matlab检查了特性。通过相应的绘图结构对特性进行了描述性分析——能带结构、ID vs V GS特性、ID vs V GS特性、跨导。从提供的结果来看，基于 InP 的 DG MOSFET 器件提供的导通电流为 10 -3 A，优于基于硅和砷化镓 (GaAs) 的 DG MOSFET 器件。关键词：DG MOSFET、GaAs、InP、导通电流、关断电流
维罗纳，2024 年 6 月 10 日至 12 日
这大大加速了研究，也带来了新的挑战。在光电子领域，研究人员和行业正在努力提高 UV-C 发射器的效率，制造稳定可靠的短波长激光器，开发可见的微型 LED，并了解缺陷在限制器件性能和可靠性方面的作用。对于射频器件，主要挑战与器件缩放、损耗最小化、开发合适的背障以最大限度地减少短沟道效应以及可靠性优化有关。功率器件的研究受到 Si 和碳化硅竞争的推动，旨在通过缩放和使用 8 英寸硅衬底来最大限度地降低器件成本，将最大工作电压提高到 kV 以上，优化器件结构以确保在关断状态下、正栅极应力下和硬开关条件下的高可靠性。人们正在付出大量努力来开发可靠的垂直 GaN 器件，能够处理高功率/电流水平，和/或在 kV 范围内工作。 GaN基集成电路领域的最新改进进一步推动了紧凑、可靠的电源转换器的发展。
异质材料双栅极的建模与仿真
隧道场效应晶体管 (TFET) 被认为是未来低功耗高速逻辑应用中最有前途的器件之一，它将取代传统的金属氧化物半导体场效应晶体管 (MOSFET)。这是因为随着 MOSFET 尺寸逐年减小，以实现更快的速度和更低的功耗，并且目前正朝着纳米领域迈进，这导致 MOSFET 的性能受到限制。在缩小 MOSFET 尺寸的同时，面临着漏电流增加、短沟道效应 (SCE) 和器件制造复杂性等几个瓶颈。因此，基于隧道现象原理工作的 TFET 已被提议作为替代 MOSFET 的器件之一，后者基于热电子发射原理工作，将器件的亚阈值摆幅限制在 60mV/十倍。 TFET 具有多种特性，例如不受大多数短沟道效应影响、更低的漏电流、低于 60mV/dec 的更低亚阈值摆幅、更低的阈值电压和更高的关断电流与导通电流之比。然而，TFET 也存在一些缺点，例如掺杂 TFET 的制造工艺复杂，会导致各种缺陷。这些问题可以通过使用无掺杂技术来克服。该技术有助于生产缺陷更少、更经济的设备。另一个缺点是 TFET 表现出较低的导通电流。异质材料 TFET 可用于解决低离子问题。为了更好地控制异质材料 TFET 沟道，提出了双栅极。亚阈值摆幅 (SS) 是决定器件性能的重要参数之一。通过降低 SS，器件性能将在更低的漏电流、更好的离子/关断比和更低的能量方面更好。这个项目有 3 个目标：建模和模拟异质材料双栅极无掺杂 TFET (HTDGDL- TFET)。比较 Ge、Si 和 GaAs 作为源区材料的 TFET 性能。将 HTDGDL-TFET 用作数字反相器。将使用 Silvaco TCAD 工具进行模拟。已成功建模单栅极和双栅极 HTDL-TFET。已为该项目进行了 4 个模拟测试用例，以选择所提 TFET 的最佳结构。使用 Vth、SS、Ion、Ioff 和 Ion/Ioff 比等几个重要参数来测量 TFET 的性能。在所有 4 个测试用例中，最佳 TFET 结构以 Ge 为源区材料，源区和漏区载流子浓度为 1 × 10 19 𝑐𝑚 −3，沟道载流子浓度为 1 × 10 17 𝑐𝑚 −3，且无掺杂。这是因为器件的 Vth 值为 0.97V，SS 值为 15mV/dec，Ion/Ioff 比为 7 × 10 11 。设计的 TFET 反相器的传播延迟比 [21] 中的反相器短 75 倍，比市场反相器 [SN74AUC1G14DBVR] 短 29 倍。本文还提出了一些未来的工作。
基于标准单元的栅极尺寸和晶体管堆叠的抗辐射效率
近年来，晶体管技术的进步使得人们能够设计出越来越复杂的集成电路。随着在降低功耗和提高性能方面取得的巨大成就，在考虑深度扩展技术时也面临着新的挑战。明显的工艺变异性、老化和辐射效应是经常出现的设计挑战，其重要性也日益增加 [1-5]。集成电路越来越容易受到单个高能粒子撞击的影响，可能会产生破坏性或非破坏性的影响。当粒子撞击触发 CMOS 电路中固有的 PNPN 结构中的寄生晶体管时，就会发生单粒子闩锁 (SEL)，这可能会产生破坏性影响 [6]。当高能粒子从顺序逻辑元件撞击晶体管的敏感区域并沉积足够的电荷以扰乱电路时，单粒子翻转 (SEU) 会以位翻转的形式出现。此外，组合逻辑电路容易受到单粒子瞬态 (SET) 效应的影响，这种效应表现为粒子与处于关断状态的晶体管漏极电极相互作用产生的寄生瞬态电流。这并不是单粒子效应 (SEE) 的详尽列表 [7]。辐射加固设计 (RHBD) 技术已经开发出来，用于应对不同辐射条件下电子电路的辐射效应
用于智能门驱动板的双向通信电源电路
摘要 - 在电源电路中，栅极驱动器需要提供功率半导体器件的最佳和安全切换。如今，栅极驱动器板包含越来越多的功能，例如短路检测、软关断、温度感应、通态电压监控……正在研究集成在线监控功能以实现预测性维护。栅极驱动系统的仪表假定集成了通信系统来传输监控数据。在高功率设计中，栅极驱动器板上必须进行电流隔离。隔离栅上的寄生电容在这些设计中至关重要，因为它可能导致切换期间共模电流的循环。因此，由于电磁干扰 (EMI) 的限制，在隔离栅上添加额外的光耦合器或变压器是有风险的。本文提出了一种用于驱动 1.2kV SiC 功率 MOSFET 的栅极驱动器的新型双向数据传输方法。所提出的方法可以在单个电源变压器上实现能量传输和双向数据交换。实验结果表明 TxD 为 1Mb/s，RxD 为 16kb/s。目标应用是使用栅极驱动器板对 SiC 功率 MOSFET 进行健康监测。