在减小移动设备外形尺寸和增加功能集成度方面,晶圆级封装 (WLP) 是一种极具吸引力的封装解决方案,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出型 WLP (FOWLP) 的进步,与扇入型 WLP 相比,它是一种更优化、更有前景的解决方案,因为它可以在设计更多输入/输出 (I/O) 数量、多芯片、异构集成和三维 (3D) 系统级封装 (SiP) 方面提供更大的灵活性。嵌入式晶圆级球栅阵列 (eWLB) 是一种扇出型 WLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用,因为它有可能以经过验证的制造能力和生产良率发展为各种配置。eWLB 是一种关键的先进封装,因为它具有更高的 I/O 密度、工艺灵活性和集成能力。它有助于在一个封装中垂直和水平地集成多个芯片,而无需使用基板。结构设计和材料选择对工艺良率和长期可靠性的影响越来越重要,因此有必要全面研究影响可靠性的关键设计因素。
Peng, L. (2012)。用于集成电路 3-D 堆叠的晶圆级细间距 Cu-Cu 键合。博士论文,南洋理工大学,新加坡。
我们的 A300 FOUP(前开式统一舱)是一种环保晶圆隔离舱,可提供卓越的防污染保护。它专为自动或手动处理 300 毫米晶圆而设计。集成晶圆支架可实现精确的晶圆平面性能和可靠的晶圆访问。可选的坚固 ESD 外壳可在容易产生静电荷累积的应用中为晶圆提供额外的保护。
Archer 从其商业代工合作伙伴 Applied Nanolayers (“ANL”) 处获得了其 Biochip gFET 设计的微型化制造版本,整个四英寸晶圆在该公司的外包半导体组装和测试 (“OSAT”) 合作伙伴 AOI Electronics 处切割和组装。与早期的 10mm x 10mm 到 1.5mm x 1.5mm 设计(图 2)相比,该设计的尺寸已显著缩小,即缩小了 97%。整个四英寸晶圆生产了 1,375 个 gFET 芯片,而使用早期四英寸晶圆制造运行设计生产了 45 个 gFET 芯片。组装好的芯片目前正在 Archer 进行测试。更小的 gFET 降低了每个芯片的成本并提高了代工厂的准备程度。
后减薄是半导体制造中器件制造和先进封装的关键部分。当由于处理困难导致最终晶圆厚度变得非常薄(比如 <100µm)时,载体支撑晶圆减薄就具有吸引力。减薄后处理(沉积、化学机械抛光 [CMP]、键合等)也受益于刚性和热机械稳定的支撑结构。为了实现最终晶圆的非常低的总厚度变化 (TTV),载体晶圆和临时键合材料(通常是粘合剂层)都必须提供足够低的 TTV。载体晶圆还必须具有合适的热膨胀系数 (CTE)。在本文中,我们介绍了一种玻璃载体解决方案和临时键合方法,它们结合起来可实现低 TTV 晶圆减薄。使用直径 150mm 的单晶钽酸锂晶圆进行可行性演示,仅通过晶圆研磨即可减薄 5µm。
台积电 80% 以上的收入来自 300 毫米晶圆制造的芯片/管芯,台积电正在建造的所有新晶圆厂均基于 300 毫米晶圆技术。较新的汽车 MCU 已转向 300 毫米晶圆技术,但仍有许多汽车 MCU 使用 200 毫米晶圆技术。
除了兼容 FIMS 之外,SB300 FOSB 还具有模制晶圆支架,可在 FOSB 的整个使用寿命期间提供精确且永久的晶圆平面定位,从而在竞争中脱颖而出。这些固定的晶圆平面减少了更换侧柱的需要,侧柱不仅难以清洁,而且尺寸不稳定。这种不稳定性可能会导致重复使用的竞争 FOSB 出现设备错误。模制晶圆支架更容易、更高效地清洁,从而创造更好的晶圆环境,同时在行业现在要求的多次重复使用周期中也更具可重复性和可靠性。
摘要 混合铜/电介质键合是一种成熟的晶圆对晶圆 (W2W) 键合技术,但将该技术应用于芯片对晶圆 (D2W) 键合却具有挑战性。芯片或晶圆上的极小颗粒可能会导致空隙/非键合区域。用于混合 W2W 的晶圆清洁和激活工艺已经相当成熟,但将其应用于减薄和单片化芯片进行 D2W 键合却非常具有挑战性。为了允许(部分)重复使用现有的晶圆级清洁、计量和激活工艺和设备,我们提出了一个新概念,即在玻璃载体晶圆上对芯片进行单片化、清洁和激活。在完成芯片准备步骤后,直接从载体晶圆上拾取芯片。这种方法不需要额外的拾取和放置步骤,并且避免使用传统的切割胶带。使用这种新方法进行的首次直接电介质 D2W 键合实验显示出非常有希望的键合产量,键合的 50 µm 薄芯片数量众多,完全没有空隙。此外,通过消除切割胶带,减薄晶圆和单个芯片始终由刚性表面支撑,从而实现超薄芯片处理。在本研究中,我们还报告了厚度小于 10 µm 的芯片的处理。关键词载体系统、混合键合、互连、拾取和放置、薄芯片
摘要BrainScales的第一代,也称为Brainscales-1,是一种用于模拟尖峰神经元网络的神经形态系统。按照“物理建模”原理,其VLSI电路旨在模拟生物学示例的动力学:模拟回路与其电子组件的内在特性产生的时间常数实现神经元和突触。与生物学状态相比,它连续运行,动力学通常匹配10 000。尽管不可避免的模拟可变性和组件故障,但容忍故障设计使其能够实现晶圆尺度的集成。在本文中,我们介绍了Brainscales-1晶圆模块的调试过程,提供了对系统物理组件的简短描述,说明了其组装过程中采取的步骤以及对其进行操作所采取的措施。此外,我们反思了系统的开发过程以及所学到的经验教训,通过模拟晶圆尺度同步释放链来证明其功能,这是迄今为止最大的尖峰网络仿真,迄今为止,最大的尖峰网络模仿和单个突触。
作为晶圆清洁过程,RCA(美国无线电公司)清洁主要使用。但是,RCA清洁存在诸如洗澡生活不稳定,重新吸附杂质和高温清洁等问题。在此,我们试图通过使用螯合剂(草酸)解决这些问题来提高硅晶片的纯度。通过参考Pourbaix图,可以鉴定出由清洁液和每个金属粉之间反应产生的化合物。所有金属在反应前均表现出10μm或更高的粒径分布,但反应后的粒径分布为500 nm。在适当的情况下,可以证实反应前后的金属显示出不同的吸光度。由于通过这种清洁溶液清洗了回收硅晶片表面的元素分析,因此证实除了SI以外,未检测到其他次级。关键字:回收硅晶片,晶圆清洁,金属杂质,金属复合物,螯合剂
