混合键合是一种用于堆叠两个结构的技术,例如芯片,晶圆和底物,每个结构都由金属和周围的介电材料组成。在混合键合过程之后,金属互相键合,并且介电材料也无缝连接。混合键合被认为是3D IC整合中的最终技术之一。但是,在混合键合的出现之前,首先引入了Cu-to-Cu键合,以实现3D IC集成的概念。在1999年至2002年之间,REIF在麻省理工学院的小组提出了一种晶圆级3D集成方案,其中包括使用处理晶片(Si Carrier晶片),研磨技术和Cu-to-to-Cu直接键合,如图1 [1]所示。要键合的Cu结构由Cu垫组成,类似于当今使用的Cu凸起和CU支柱。
情况说明书 A*STAR 微电子研究所与八家半导体公司合作成立芯片到晶圆混合键合联盟 2021 年 2 月 11 日 A*STAR 微电子研究所 (IME) 与领先的半导体公司合作开发芯片到晶圆 (C2W) 混合键合,用于高密度 2.5D 和 3D 集成电路 (IC) 集成。新成立的竞争前 C2W 混合键合联盟由国际和本地行业供应链公司组成,将利用 IME 在 2.5D 和 3D IC 集成和键合技术方面的专业知识来开发 C2W 混合键合工艺并演示 4 个芯片堆叠且间距 ≤10um 互连。请参阅附件 A 以获取联盟成员的完整列表。 IME 牵头的 C2W 混合键合联盟由全球领先的工业企业和新加坡的一家中小企业组成,包括设备制造商、设备和材料供应商。设备制造商为设计、工艺和可靠性要求做出贡献,而设备供应商则通过带来新的先进工具和能力以及开发和修改专用于混合键合和模块工艺开发的硬件来做出贡献。材料供应商将带来用于混合键合的新型介电材料以及用于薄晶圆处理的临时粘合剂。本地中小企业 Capcon Singapore 为该联盟带来了其在制造倒装芯片键合机方面的强大专业知识;主要是高精度高生产率芯片键合机和倒装芯片键合机、晶圆上芯片键合机和封装上封装键合机的能力。作为该联盟的成员,Capcon 能够加速其在芯片到晶圆混合键合领域的研发并缩短其开发周期。IME 将与联盟成员一起领导开发和流程集成,以实现高产量多堆栈 C2W 混合键合。由于数据中心和高性能计算 (HPC) 应用需要大量数据存储和数据处理,对更高速度和更大内存容量的需求不断增长。此外,片上系统 (SoC) 正朝着具有高密度 2.5D/3D 集成的“小芯片”发展。混合搭配功能小芯片能够通过重复使用现有 IP 和芯片来降低设计成本和时间,而传统的 2D 缩放不再能降低芯片成本。基于对高密度 3D 堆叠内存和 2.5D/3D 异构集成的强烈需求,细间距芯片间连接引起了半导体行业的极大兴趣。使用混合键合的 C2W 堆叠是满足这些需求以及细间距互连和小尺寸的关键。
如今,由于芯片尺寸缩小限制了器件的开发,先进封装和键合技术在半导体制造中的比重不断增加。许多技术,如2.5D、3D、晶圆级封装和任何其他先进键合技术,都被公司和实验室采用或研究。尽管如此,对这些技术的需求仍在增加。封装材料和键合技术是这一趋势中尤为重要的部分,因为它们在后端工艺中起着至关重要的作用。工艺越发展,就越需要先进的封装材料和键合技术。本期特刊介绍了各种电子封装材料的研究,如金属、合金、陶瓷、半导体等。此外,我们也欢迎有关键合技术的文章和评论,包括焊料键合、金属对金属键合、粘合剂键合、3D 集成、表面处理、晶圆键合的特性和可靠性研究等。
引言硅光子学和三维 (3-D) 集成是实现更高性能计算设备的新兴技术。与传统电互连相比,使用光子元件的几个主要优势是更低的功耗、更低的延迟和更高的带宽。此外,硅光子学与当前的互补金属氧化物半导体 (CMOS) 技术完全兼容,这使得可以直接过渡到集成电路 (IC) 制造 [1-4]。3-D IC 技术通过晶圆(或芯片)堆叠实现了硅光子学与传统 CMOS 技术的异构集成 [5-9]。异构晶圆堆叠是通过直接氧化物晶圆键合和称为氧化通孔 (TOV) 的 3-D 互连来实现的。直接氧化物晶圆键合为下游处理提供了强大的物理系统,并实现了高吞吐量的可制造性。此外,与传统的硅通孔 (TSV) 相比,后通孔方案中集成的 TOV 对 Si 光子学至关重要,因为它们的通孔电容较低,在此工艺中测得每个通孔的电容为 1.45 fF,从而
除了使用有机基板封装外,为了克服尺寸限制,人们还提出了新的封装技术并将其应用于半导体产品。晶圆级封装 (WLP) 和扇出型晶圆级封装 (FOWLP) 的开发是为了通过采用晶圆工艺而不是基于层压的工艺来进一步缩小封装尺寸。对于亚微米互连,还提出了通过 Si 中介层 (TSI) 进行互连,并用于高密度 2.5D/3D 封装,其中 Cu BEOL 互连可用作再分布层 (RDL)。热压键合 (TCB) 目前用于 2.5D/3D 组装,然而,混合键合将是进一步缩小芯片连接尺寸的关键推动因素,这将在后面讨论。英飞凌于 2006 年提出了一种称为嵌入式晶圆级球栅阵列 (eWLB) 的 FOWLP [1],该技术于 2009 年转让给 STATS ChipPAC 进行批量生产。台积电开发了另一种类型的 FOWLP,称为
简介 直接键合是一种在室温下自发的电介质-电介质键合,通过低温批量退火工艺(200°C – 300°C)实现金属-金属连接(此处为 Cu-Cu 键合)。因此,直接键合工艺对于异质集成具有吸引力,并且与使用焊料的微凸块键合相比具有多种优势 [1, 2]。此外,对于这种无金属帽键合工艺,互连密度和互连缩放限制较少。该技术可以消除电气短路的风险,因为键合过程中不会有焊料从微凸块中挤出,这对于细间距应用至关重要。通过混合键合成功开发晶圆-晶圆键合,导致该技术迅速引入大批量制造 [3]。混合键合互连在 Cu/Cu 界面处表现出出色的可靠性和稳定的微观结构,这已在最近的研究中发表。[4, 5, 6]
Michael Gallagher、Rosemary Bell、Anupam Choubey、Hua Dong、Joe Lachowski、Jong-Uk Kim、Masaki Kondo、Corey O'Connor、Greg Prokopowicz、Bob Barr、陶氏电子材料
摘要 — 本文介绍了一种创新的直通负载元件,旨在用于毫米波频率下的特性分析应用。根据直流控制电压,所提出的结构可以用作直通连接或 50 Ω 负载。除其他潜在应用外,该系统还可用于实现转换开关或衰减器。演示器采用 STM 55 纳米 BiCMOS 技术制造和测量。在 55 GHz 至 170 GHz 的宽带宽上,实验测量表明,当用作直通连接时,插入损耗最大为 1.6 dB,当用作 50 Ω 负载时,插入损耗最小为 14 dB。在这两种情况下,回波损耗都优于 10 dB。90 GHz 的插入损耗对于直通连接为 0.6 dB,对于 50 Ω 负载连接为 20 dB。
– 将引线框架的接触点移动到无限平面 – 将引线框架与细间距 pogo 技术相结合 – 减少引线框架特征以匹配凸块间距 – 减少引线框架力以限制晶圆凸块上的接触标记 – 限制擦洗以确保无球剪切
结果表明,由于背景图像噪声比颗粒尺寸更占主导地位,因此无法辨别晶圆上的颗粒。另一方面,所提出的方法可以以最小的串扰检查晶圆表面,并且使用实验定义的 HSV 颜色空间模型,可以按类型分离颗粒。生成的图像在视觉上清晰,没有颗粒和背景之间的串扰。所提出的方法简单、快速且易于使用,并表现出良好的颗粒分类性能。因此,该方法有望用于晶圆缺陷检测步骤,增强晶圆缺陷分类过程。
