XiaoMi-AI文件搜索系统
World File Search System硬件设计
采用恒定时间解码器的高效 BIKE 硬件设计
摘要。BIKE（位翻转密钥封装）是 NIST 后量子密码标准化过程中一个很有前途的候选方案。它是一种基于代码的密码系统，具有定义简单、底层安全性易于理解和性能优异等特点。该密码系统中最关键的步骤是纠正 QC-MDPC 线性码中的错误。BIKE 团队在标准化过程的第 1 轮和第 2 轮中提出了用于此步骤的位翻转解码器变体。在本文中，我们提出了一种对硬件实现更友好的替代解码器，从而实现与文献相当的延迟区域性能，同时引入了电源侧通道弹性。我们还表明，我们的设计可以使用很少的通用逻辑构建块来加速所有密钥生成、封装和解封装操作。
在汽车硬件设计中集成ASIL评级组件的优势
大多数制造商生产在这些安全至关重要系统中使用的组件，而不必确定其最终应用（例如，微控制器或智能传感器），但ASIL速率需要对电路和系统进行彻底的了解，该组件将集成到中。和，尽管这是E/E组件制造商的巨大努力（公司通常必须建立整个功能安全部门以遵守ISO26262标准），它建立了内部专业知识，并了解公司对OEM较大的系统的了解。这还允许市场优势，即消费者和车辆制造商更有可能信任并采用经过严格安全评估的组件。
特别会议：神经形态硬件设计和从传统CMO到新兴技术的可靠性
摘要 - 近年来，神经形态计算的领域一直在迅速发展，越来越重视硬件设计和可靠性。本特别会议论文概述了神经形态计算的最新发展，重点是硬件设计和可靠性。我们首先回顾了传统的基于CMO的神经形态硬件设计的方法，并确定与可扩展性，延迟和功耗相关的挑战。然后，我们研究基于新兴技术的替代方法，在神经素影项目中采用了特定整体的光子学方法。最后，我们研究了设备可变性和衰老对神经形态硬件的可靠性的影响，以及用于减轻这些影响的技术。本评论旨在为神经形态计算中的研究人员和从业者提供宝贵的资源。索引术语 - 硅光子学，神经形态硬件，人工神经网络，尖峰神经网络，可靠性，相变材料
综合理学学士和硕士学位...
综合计算机工程理学学士至理学硕士 (BS-MS) 课程让学生深入了解计算机系统的硬件设计和实际应用。现代和高度发展的计算机工程领域的课程为学生提供了广泛的硬件设计和建模经验、接触最先进的电子设计自动化 (EDA) 工具的机会以及设计和分析当今现代计算机系统的能力。该课程整合了相关的科学、数学和工程课程，旨在培养能够设计和分析现代计算机和嵌入式系统各个方面的工程师。BS-MS 是一个独特而有吸引力的课程，它提供了一条在四年内完成学士和硕士学位的快速途径，从而节省时间和资源
电气电子工程系（EEE）
VLSI 设计、微/纳米电子学、VLSI 测试、VLSI CAD、嵌入式系统设计、高级综合、图像处理应用的硬件开发、人工智能和机器学习应用、人工智能和机器学习硬件设计等。
计算机工程理学硕士...
计算机工程硕士学位课程旨在让学生深入了解计算机系统的硬件设计和实际应用。该课程的学生必须完成硕士学位的所有要求，总共 30 个学期的学分。当代和高度发展的计算机工程领域的课程为学生提供了丰富的硬件设计和建模经验、接触最先进的电子设计自动化 (EDA) 工具的机会，以及设计和分析当今现代计算机系统的能力。我们还鼓励学生选修各自部门批准的电气工程和/或计算机科学研究生选修课，以扩展他们的背景。完成学位课程后，毕业生将拥有计算机系统各个方面的广泛理论知识和实践背景，以及工程分析、设计、实施和测试方面的深入知识。该课程将为学生从事需要计算机软件和硬件技能的工程工作做好准备。
生成的人工智能：发现其环境和社会成本
研究人员主张立即采取行动来减轻这些影响。提出的措施包括节能AI培训，可持续的硬件设计，改善的劳动条件和包容性治理框架。开发人员和政策制定者的透明度至关重要，并建议对Genai的环境和社会足迹进行强制性报告。
S32M27X PMSM/BLDC电动机控制评估板
S32M27X是一种基于内部32位ARM®Cortex®-M7 S32K3微控制器的集成解决方案，并带有电压调节器，栅极驱动器，电流传感和LIN/CAN物理层。评估委员会可以对BLDC和PMSM控制应用程序进行快速原型和评估，而无需等待最终硬件设计。
硬件中的sdith-密码学EPRINT存档
摘要。这项工作介绍了综合征编码（SDITH）签名方案的第一个硬件实现，该方案是NIST PQC过程中标准化后量子安全数字签名方案的候选者。sdith的硬度基于基于保守的代码假设，它使用了多方 - 机票（MPCITH）结构。这是基于传统解码问题的基于代码的签名方案的第一个硬件设计，仅在野餐之后仅是MPCITH构造的第二个硬件。这项工作提出了优化的设计，以实现最佳的区域效率，我们使用Time-Area产品（TAP）度量进行评估。这项工作还通过将签名生成算法分为两个阶段，即OfflINE和在线阶段，以优化整体时钟周期计数，也提出了一种新颖的硬件体系结构。针对所有SDITH参数（包括NIST安全水平）的参数构成了密钥生成，签名生成和签名验证的硬塑料设计，既综合征解码基本场（GF256和GF251），因此对Sdith Speciififations进行了构象。硬件设计进一步支持秘密共享分裂，以及可以在此和其他NIST PQC候选中应用的HyperCube优化。与优化的AVX2软件实现相比，这项工作的结果导致了硬件设计，其时钟周期的大幅降低，大多数操作的范围为2-4倍。我们的密钥一代巨大的软件大大优于软件，尽管时钟速度的速度明显更快，但运行时减少了11-17倍。在Artix 7 FPGA上，我们可以在55.1 kcycles中执行关键生成，6.7 mcycles的签名生成以及nist L1参数的8.6 mcycles的签名验证，对于GF251而言增加，以及L3和L5参数。