XiaoMi-AI文件搜索系统
World File Search System锁相环
电荷泵移相电路的设计与实现...
随着集成电路工艺的不断发展，锁相环 (PLL) 频率源技术被广泛应用于各类传感器，如用于图像传感器的高精度时钟发生器[1–4]。近年来，得到广泛研究的高精度传感器，特别是植入式医疗传感器和高精度图像传感器，要求低功耗、大输出功率、低相位噪声[5]。作为传感器的关键模块，PLL 的性能在一定程度上决定了传感器的性能。电荷泵锁相环 (CPPLL) 因其低相位噪声、变相位差和高频工作等特点而成为 PLL 的代表性结构[6–8]。已经发表了许多关于 CPPLL 的研究成果，如[9–14]。在[11]中，采用 65nm Si CMOS 工艺实现了 CPPLL。提出的 CPPLL 采用了一种新型超低压电荷泵。所提出的CPPLL工作频率为0.09 GHz～0.35 GHz，在1 MHz频偏处相位噪声为-90 dBc/Hz，电路功耗约为0.109 mW。[9]提出了一种基于GaAs pHEMT的PLL，采用多种电路技术组合对所提出的PLL进行优化，降低相位噪声，提高运行速度。所提出的PLL工作频率约为37 GHz，在1 MHz频偏处相位噪声为-98 dBc/Hz，电路功耗约为480 mW。从以上参考文献可以看出，GaAs pHEMT具有高增益、优异的功率特性、低噪声的特点[15 – 17]。采用GaAs pHEMT工艺可以实现低噪声、更高输出功率的PLL，但基于GaAs pHEMT工艺的电路在实现更高频率的同时引入了较大的功耗，而基于GaAs pHEMT工艺的CPPLL设计存在诸多困难。另外，CPPLL的设计需要在相位噪声、功耗、面积、工艺等性能问题上做出妥协。因此，本文提出了一种基于0.15μm GaAs的改进结构CPPLL。
TEA5767HN 适合手持应用的低功耗 FM 立体声收音机
I 锁相环 (PLL) 合成器调谐系统 II 2 C 总线和 3 线总线，可通过引脚 BUSMODE 选择 I 通过总线输出 7 位 IF 计数器 I 通过总线输出 4 位电平信息 I 软静音 I 信号相关的单声道到立体声混合 [立体声噪声消除 (SNC)] I 信号相关的高切控制 (HCC) I 软静音、SNC 和 HCC 可通过总线关闭 I 免调节立体声解码器 I 自主搜索调谐功能 I 待机模式 I 两个软件可编程端口 I 总线使能线，用于将总线输入和输出线切换到 3 态模式
SpaceWire 数据表
SpaceWire 的主要优势之一是其复杂度低（因此门数少），并且可以轻松地在 ASIC 和 FPGA 中实现。SpaceWire 接口可以在大约 5000 到 8000 个逻辑门中实现。这使得可以在 FPGA 或 ASIC 上包含一个或多个 SpaceWire 接口以及应用逻辑或微型计算机。SpaceWire 使用数据选通编码，其中串行数据信号和选通信号通过两个差分对发送。选通信号的定义使得时钟恢复只需将数据和选通信号进行异或即可实现。无需锁相环，因此可以轻松地在任何数字 ASIC 或 FPGA 设备中实现 SpaceWire 接口。数据选通编码还具有良好的偏差容差。
用于雷达系统的光电参考X波段振荡器
摘要。介绍了光电微波振荡器的设计方案和自由运行状态下的特性研究结果，提出了一种利用锁相环将其与高稳定晶体振荡器信号同步的方法，并分析了光电微波参考振荡器频率不稳定性实验研究的结果。具有光增益和 10 GHz 振荡频率的光电微波参考振荡器在与微波载波 10 kHz 频率偏移处同时提供超低相位噪声（小于 -142 dB Hz -1 ）和振荡频谱中的低杂散水平（不超过 -94 dBc）。在这种情况下，振荡频率的温度系数由高稳定晶体振荡器的温度不稳定性决定。
PLL 设计和时钟/频率生成（讲座 1：简介）
• 本课程深入了解锁相时钟，以及获得锁相环 (PLL) 的系统视角和电路设计方面的能力，适用于各种应用。在本课程的前半部分，将讨论 PLL 的基本理论分析和系统/电路设计注意事项。课程的后半部分包括大量讲座，涵盖各种 PLL 应用中的实际设计方面。耦合、可测试性和片上补偿等一些高级主题对于那些对片上系统 (SoC) 设计和高级混合信号 IC 设计感兴趣的人也很有用。通过本课程，学生希望学习以下内容； - 时钟生成/同步在现代通信系统中的作用 - PLL 的基本概念和理论分析 - 系统设计视角和架构 - 实际电路设计方面 - 高级主题；耦合、可测试性、片上补偿……
低相位噪声低功耗环形VCO的设计与分析
锁相环（PLL）在物联网手持移动通信设备中占有重要地位。无线通信技术的应用推动了低抖动、小面积、低功耗的PLL的发展[1,2,3,4,5]。压控振荡器（VCO）是PLL的关键模块，必须具备低功耗、低相位噪声的特性，以满足物联网低功耗802.11ah标准[6,7,8,9,10,11]的要求，即在1GHz以下频率范围内，功耗需小于5mW，相位噪声需小于-100dBc/Hz。物联网作为无线通信的关键技术之一，在手持设备、可穿戴设备、智能家居等典型应用中发挥着重要作用。随着接入终端设备数量的快速增长，对低功耗、低相位噪声、高集成度的通信芯片的需求日益凸显。
支持 ESA 的 Aeolus 任务的机载直接探测风激光雷达的校准和风观测
图 2。左图：发射的激光脉冲（粗箭头）被导向大气、波长计和光谱仪，用于内部参考测量（LPO：低功率振荡器、PLL：锁相环、SHG：二次谐波生成、THG：三次谐波生成、RLH：参考激光头）。接收到的反向散射信号通过前置光学器件传输，然后由两个不同的光谱仪进行分析。一小部分反向散射信号被引导至 UV 相机以进行共对准（细虚线箭头）。累积电荷耦合器件 (ACCD) 检测入射光子，模拟数字转换器 (ADC) 转换信号。右图：用于 Mie 和 Rayleigh 通道的 ACCD 的简化操作原理。在成像区采集后，信号通过传输行移至存储区。从那里，电荷被推送到读出寄存器，最后推送到 ADC。信号电平按颜色编码，从黑色（无信号）和蓝色（低）到红色（高）。
内容 - Mechfamily
15.2 接线、接地和噪声 695 信号源和测量系统配置 695 噪声源和耦合机制 697 噪声降低 698 15.3 信号调节 699 仪表放大器 699 有源滤波器 704 15.4 模数转换和数模转换 713 数模转换器 714 模数转换器 718 数据采集系统 723 15.5 比较器和定时电路 727 运算放大器比较器 728 施密特触发器 731 运算放大器非稳态多谐振荡器 735 运算放大器单稳态多谐振荡器（单稳态） 737 定时器 IC：NE555 740 15.6 其他仪器集成电路放大器 742 DAC 和 ADC 743 频率-电压、电压-频率转换器和锁相环 743 其他传感器和信号调理电路 743 15.7 数字仪器中的数据传输 748 IEEE 488 总线 749 RS-232 标准 753
整数 N RF 合成器和分频器
在 RF 通信系统中，振荡器是提供发射器和接收器之间同步的基本组件。RF 收发器中使用的振荡器通常嵌入“合成器”环境中，以精确定义其输出频率。几十年来，合成器设计一直是一项艰巨的任务，导致了数百种 RF 合成技术的出现。基于 PLL（锁相环）的合成器通常通过闭环控制提供更好的稳定性。PLL 概念通过额外的杂散减少技术提高了合成器电路的性能。在反馈环路中使用“分频器”为合成器提供了频率选择性。在 RF IC 领域，合成器分为两大类，即“整数 N”合成器和“小数 N”合成器。本文介绍了使用 LTspice 软件中的分频器设计整数 N 合成器。
Frank Herzel*、Thomas Mausolf 和 Gunter Fischer 一种用于低抖动多 GHz 频率合成的新型架构
摘要：提出了一种由晶体振荡器和自由运行介质谐振器振荡器 (DRO) 驱动的锁相环 (PLL) 级联。为了最大限度地降低相位噪声、杂散音和抖动，使用较低 GHz 范围内的可编程 PLL1 来驱动具有固定倍频因子的毫米波 (mmW) PLL2。相位噪声分析得出两个 PLL 的两个最佳带宽，以使级联的输出抖动最低。通过分频 PLL1 的输出频率并通过由 DRO 驱动的单边带 (SSB) 混频器对其进行上变频，可以进一步降低 PLL1 中的相位噪声和杂散音 (杂散)。通过将 SSB 混频器纳入 PLL1 的反馈环路中，可以避免手动调整 DRO，并且可以采用低噪声自由运行 DRO。本文介绍了 SiGe BiCMOS 技术中的一种示例设计。