机构名称：
¥ 1.0
随着集成电路工艺的不断发展，锁相环 (PLL) 频率源技术被广泛应用于各类传感器，如用于图像传感器的高精度时钟发生器[1–4]。近年来，得到广泛研究的高精度传感器，特别是植入式医疗传感器和高精度图像传感器，要求低功耗、大输出功率、低相位噪声[5]。作为传感器的关键模块，PLL 的性能在一定程度上决定了传感器的性能。电荷泵锁相环 (CPPLL) 因其低相位噪声、变相位差和高频工作等特点而成为 PLL 的代表性结构[6–8]。已经发表了许多关于 CPPLL 的研究成果，如[9–14]。在[11]中，采用 65nm Si CMOS 工艺实现了 CPPLL。提出的 CPPLL 采用了一种新型超低压电荷泵。所提出的CPPLL工作频率为0.09 GHz～0.35 GHz，在1 MHz频偏处相位噪声为-90 dBc/Hz，电路功耗约为0.109 mW。[9]提出了一种基于GaAs pHEMT的PLL，采用多种电路技术组合对所提出的PLL进行优化，降低相位噪声，提高运行速度。所提出的PLL工作频率约为37 GHz，在1 MHz频偏处相位噪声为-98 dBc/Hz，电路功耗约为480 mW。从以上参考文献可以看出，GaAs pHEMT具有高增益、优异的功率特性、低噪声的特点[15 – 17]。采用GaAs pHEMT工艺可以实现低噪声、更高输出功率的PLL，但基于GaAs pHEMT工艺的电路在实现更高频率的同时引入了较大的功耗，而基于GaAs pHEMT工艺的CPPLL设计存在诸多困难。另外，CPPLL的设计需要在相位噪声、功耗、面积、工艺等性能问题上做出妥协。因此，本文提出了一种基于0.15μm GaAs的改进结构CPPLL。
电荷泵移相电路的设计与实现...
主要关键词
相关文件推荐
