XiaoMi-AI文件搜索系统
World File Search SystemFPGA
多 FPGA 系统验证策略
通过 MILBUS-1553 与平台通信接口 通过 10 个内部开发的 ASIC（CRISA SECOiAs）控制和监控 >200 个锁存电流限制器作为分配模块 通过串行链路（UART）控制和监控 >40 个 DCDC 转换器 内部模拟遥测 OV 和 UV 保护 高速数据监控（HRDM）可捕获配置的最多 8 个 TM 通道数据速率直至完成 2Mbits 数据（125 Ksamples） 每个 DHS 板的 RTAX2000S @ 40 MHz LCL 板：
1. 基于 FPGA 的 IIR 滤波器数字脉冲星去色散方法 2. 工程 3. 硕士
脉冲星的探测需要耗费大量的计算资源。传统方法主要侧重于从记录的数据中探测脉冲星。然而，数字处理技术的进步，尤其是 FPGA 和 GPU 的开发，使人们对实时脉冲星探测的兴趣日益浓厚，其显著优势在于可以观测罕见的瞬态事件、提高天文台的观测效率等。为了实现这样的系统，需要仔细考虑资源分配，尤其是在向更通用的实时脉冲星搜索引擎扩展时。本研究项目迈出了实现这一目标的第一步，应用一种通用数学方法，使用二阶延迟网络实现任意色散曲线，并将其作为 FIR 和 IIR 滤波器在脉冲星后端实现，从而可以比较资源利用率。
使用 ICAP 加速 FPGA 故障注入活动的方法
摘要：片上系统 (SoC) 的复杂性不断增加，集成电路 (IC) 制造工艺的微型化技术不断发展，使得现代 SoC 更容易受到辐射引起的单粒子效应 (SEE) 的影响，即使在海平面也是如此。为了以低成本提供切合实际的估计，需要能够复制 SEE 的高效分析技术。在这些方法中，通过使用现场可编程门阵列 (FPGA) 进行仿真进行故障注入，可以在被测电路 (CUT) 上运行活动。本文研究了使用 FPGA 架构来加速故障活动的执行。因此，提出了一种在 FPGA 上映射 CUT 占用的新方法，从而显著减少了要注入的故障总数。此外，还提出了一种故障注入技术/流程来展示尖端方法的优势。所提出的技术使用 Xilinx FPGA 的内部配置访问端口 (ICAP) 模拟 CUT 的所有组合元素中的单粒子瞬变 (SET)。
基于 FPGA 的脉冲宽度调制
通过控制施加到不同设备的电压，可以控制速度、热量和许多参数。控制电压的方法有很多，其中一种就是脉冲宽度调制技术。使用脉冲宽度调制可以改变占空比。脉冲宽度调制输出可以通过不同的电路获得。这里，脉冲宽度调制块有一个寄存器、计数器、比较器和 RS 锁存器。这些块是使用 QUARTUS-II 综合开发环境中的 VHDL 合成的，并在 Altera FPGA 板上进行仿真和下载。通过改变寄存器值可以改变开启时间，通过计数器值可以改变关闭时间。使用 Modelsim 软件模拟 PWM 波形输出。然后可以通过改变 FPGA 板中的 LED 强度来验证 PWM 波形。在这个项目中，使用 PWM 技术控制直流电机的速度。L293D 电机 d。将来，这种 PWM 技术可用于 MPTT 的阻抗匹配，以从太阳能电池板中提取最大功率。
基于 FPGA 的闭环睡眠调节系统——...
摘要 — 闭环睡眠调节是一种治疗睡眠障碍和提高睡眠益处的新兴研究范式。然而，两大障碍阻碍了这一研究范式的广泛应用。首先，受试者通常需要通过有线连接到机架式仪器上进行数据采集，这会对睡眠质量产生负面影响。其次，传统的实时睡眠阶段分类算法性能有限。在这项工作中，我们通过开发一种支持设备闭环操作的睡眠调节系统来克服这两个限制。睡眠阶段分类是使用轻量级深度学习 (DL) 模型执行的，该模型由低功耗现场可编程门阵列 (FPGA) 设备加速。DL 模型使用单通道脑电图 (EEG) 作为输入。两个卷积神经网络 (CNN) 用于捕获一般和详细特征，双向长短期记忆 (LSTM) 网络用于捕获时变序列特征。使用 8 位量化来降低计算成本，同时不影响性能。DL 模型已使用包含 81 名受试者的公共睡眠数据库进行了验证，实现了最先进的 85.8% 的分类准确率和 79% 的 F1 分数。开发的模型还显示出可以推广到不同通道和输入数据长度的潜力。闭环同相听觉刺激已在测试台上得到演示。
基于干涉视觉导航 (iVisNav) 的 FPGA 框架
摘要 — 干涉视觉导航 (iVisNav) 是一种用于自主近距离操作的新型光电传感器。iVisNav 采用激光发射结构化信标，通过测量发射激光脉冲相位的变化来精确表征六个自由度相对运动速率。iVisNav 的嵌入式包必须有效处理高频动态，以实现稳健的传感和估计。本文开发了一种基于最小二乘的速率估计新嵌入式系统。由此产生的系统能够与光子学接口并在现场可编程门阵列中实现估计算法。嵌入式包被证明是一种硬件/软件协同设计，使用有限精度算法进行高速计算来处理估计程序。将有限精度 FPGA 硬件设计的精度与 MATLAB 上算法的浮点软件评估进行比较，以对其性能和与误差测量的统计一致性进行基准测试。实施结果证明了 FPGA 计算能力在使用 iVisNav 进行高速近距离导航方面的实用性。索引术语 — 干涉测量法、状态估计、最小二乘法、FPGA
现代 FPGA 架构中的故障安全逻辑设计策略
摘要 — 故障安全计算是指在发生故障时恢复到非操作安全状态的计算系统。在本文中，我们研究了电路级技术作为在现场可编程门阵列 (FPGA) 上实现故障安全计算过程的缓解策略。在使用开源工具创建的 FPGA 架构中，评估了故障效应通过 FPGA 基元（包括查找表 (LUT)、可配置逻辑块和开关盒）的传播。分析表明，与等效专用集成电路 (ASIC) 版本的故障安全电路相比，可重构架构中存在更多漏洞，因此需要更复杂的冗余电路网络和检查逻辑。提出了一种经过 ASIC 验证的故障安全监控电路版本，并将其与 FPGA 中的等效电路要求进行了比较。固定布局和布线的故障安全电路设计策略有助于减少可能的故障传播路径数量并简化故障安全故障检测电路设计。介绍并讨论了基于 FPGA 的具有报警功能的故障安全电路结构的优点和局限性，以及模拟和形式分析。