ECSS-Q-ST-60 EEE 部件 ECSS-Q-ST-60-15C,第 1 期,2012 年 10 月(目前正在修订)RHA ECSS-Q-HB-60-02A – ASICS 和 FPGA 辐射影响缓解技术手册 ECSS-E-ST-10-04C – 空间环境 ECSS-E-ST-10-12C – 计算接收辐射、其影响和设计裕度的方法 ECSS-E-HB-10-12A – 上述手册
收到:2024年2月27日修订:2024年4月2日接受:2024年4月20日发布:2024年4月30日摘要 - 本研究论文提出了一种创新的方法,用于识别和检测自动驾驶系统中使用现场编程的栅极阵列(FPGAS)中的对象。通过将深度学习方法与FPGA硬件加速度集成,该方法成功地达到了安全导航所需的最小延迟和最佳精度。通过进行数据获取,预处理和模型培训,这可以完善系统的性能。通过采用并行计算和硬件优化技术,FPGA实现实现了这些目标。基于实验数据,基于FPGA的方法在功率效率,推理延迟和检测精度方面优于常规的CPU和GPU实现。,由于它们与自主驾驶系统的出色兼容性,因此在自动驾驶汽车中广泛采用了可增强对象识别和识别的现场可编程栅极阵列(FPGA)。
嵌入式数字设备逐渐被部署到可靠或安全关键的系统中。这些设备会经历严重的硬件老化,尤其是在恶劣的环境中。这增加了它们发生故障的可能性。了解老化过程并尽早发现硬件退化对于保证系统可靠性至关重要。在本调查中,我们回顾了核心老化机制,确定并分类了嵌入式系统中普遍存在的商用现货 (COTS) 组件的老化检测和监控技术的一般工作原理:现场可编程门阵列 (FPGA)、微控制器、片上系统 (SoC) 及其电源。从我们的审查中,我们发现在线技术在 FPGA 上的应用比在其他组件上更为广泛,并且机器学习应用在分析硬件老化方面呈上升趋势。根据所审查的文献,我们确定了该领域的研究机会和潜在的兴趣方向。通过这项工作,我们打算以简洁的方式系统地介绍所有主要方法,以促进未来的研究。
嵌入式数字设备逐渐被部署到可靠或安全关键的系统中。这些设备会经历严重的硬件老化,尤其是在恶劣的环境中。这增加了它们发生故障的可能性。了解老化过程并尽早发现硬件退化对于保证系统可靠性至关重要。在本调查中,我们回顾了核心老化机制,并确定和分类了嵌入式系统中普遍存在的商用现货 (COTS) 组件的老化检测和监控技术的一般工作原理:现场可编程门阵列 (FPGA)、微控制器、片上系统 (SoC) 及其电源。从我们的审查中,我们发现在线技术在 FPGA 上的应用比在其他组件上的应用更广泛,并且机器学习应用在分析硬件老化方面呈上升趋势。根据所审查的文献,我们确定了该领域的研究机会和潜在的兴趣方向。通过这项工作,我们打算通过以简洁的方式系统地介绍所有主要方法来促进未来的研究。
• LX7730 遥测控制器 - 新数据表 • LX7712 可编程限流电源开关评估板现已上市 • Sub-QML FPGA 信息现已上线 • 文档更新:RT ProASIC3、RTAX 数据表和 RT FPGA 手册 • 将 MathWorks FIL 工作流程与 Microchip RTG4™ FPGA 开发套件集成 • Vectron 的 DOC203679、Rev F 和 OS-68338、Rev P 为业界提供小型化太空合格时钟 • Microchip 宣布 ATMX150RHA ASIC 技术的 DLA SMD 编号 • Libero® SoC Design Suite v12.4 版本支持 RT PolarFire® FPGA • 适用于航天和航空应用的高性能多轴电机控制 • 耐辐射微控制器 - 系统错误管理通过 SAMBA 接口实现飞行中系统恢复 • 使用 RH 对 RT FPGA 进行飞行中重新编程微控制器 • 工程师对辐射效应的看法,第 2 部分:BJT 和 MOSFET 中的 SEE • RTG4 FPGA 产品变更通知和客户通知 • 事件
› 两个 AURIX™ 设备之间的高速通信速度高达 320 MBaud › 一些衍生产品上有两个 HSSL 实例(例如并行通信、双倍带宽)FPGA 支持的协议 › 低引脚数(2 x 2 LVDS、1 x 时钟) › 从远程触发中断
D. Steenari、K. Foerster、D. O'Callaghan、C. Hay、M. Cebecauer、M. Ireland、S. McBreen、M. Tali 和 R. Camarero,《用于星上处理和机器学习应用的高性能处理器和 FPGA 调查》,载于 OBDP2021,第二届欧洲星上数据处理研讨会。ESA/CNES/DLR,2021 年。
超可靠 FPGA 的超冗余 本文介绍的研究主题是可用于高可靠性数字系统 (HRDS) 的超冗余元件和 FPGA 设备。当前的工作是基于 FPGA 为 HRDS 开发超可靠逻辑元件、存储器元件和缓冲元件,以及它们的仿真和可靠性评估。目标:为一个、两个和三个变量开发容错的 LUT 逻辑元件。开发容错静态随机存取存储器、D 触发器和缓冲元件。在 NI Multisim 中进行仿真以验证性能并估算复杂度和功耗。推导出评估所开发元件和设备的可靠性的公式,并建立与已知三重模块冗余方法的比较图。所用方法包括引入晶体管级冗余、Multisim 中的仿真方法、晶体管数量的数学估计、可靠性计算。得出以下结论:在晶体管级引入冗余并使用串并联电路时,晶体管的数量至少需要增加四倍。已经开发出能够承受一个、两个和三个晶体管故障(错误)的被动故障安全元件和设备。对其有效性进行了评估,表明它们优于多数保留。结论。已经对具有大量冗余的被动容错电路进行了综合和分析,以确保在给定数量的故障(从一到三个)中保留逻辑功能。成本高于作者先前提出的方法中保持功能完整性的成本,但这是值得的。尽管与多数冗余相比冗余度明显更高,但功耗却更低,延迟增加不明显。建议在无法维护的关键应用系统中使用所提出的超容错 FPGA。将来,建议使用桥接电路来考虑晶体管级的冗余问题。关键词:LUT;被动容错系统;可靠性;冗余。
• 它代表了封装技术的进步,提高了功能密度并提高了工作频率。这些是基于陶瓷的单芯片系统级芯片 (SoC),采用非密封倒装芯片结构,采用高引脚数陶瓷柱栅阵列 (CGA) 封装。这些产品使用微型基极金属 (BME) 电容器来实现信号完整性,并使用通风封装来实现热管理。(例如 Xilinx Virtex-4 FPGA)
