XiaoMi-AI文件搜索系统
World File Search SystemFPGAS
Spacecube 概述以及 COTS 零件在太空中的使用
– 你只能飞行 1 级部件 à Xilinx Virtex-4 FX60 FPGA 的主要筛选/质量计划 – 你只能飞行 IPC 6012B 3/A 级电路板 à 浪费大量时间 – 你应缓解所有 SEU 的可能性 à QMR 是基线缓解措施....QMR!!! • 发生了什么：由于不必要的要求，我们差点没能成功
MIL-PRF-38535 标准微电路密封和非...
o 它代表了封装技术的进步，提高了功能密度，并提高了工作频率。这些是基于陶瓷的单芯片系统级芯片 (SoC)，采用非密封倒装芯片结构，采用高引脚数陶瓷柱栅阵列 (CGA) 封装。这些产品使用微型基极金属 (BME) 电容器来保证信号完整性，并使用通风封装来进行热管理。（例如 Xilinx Virtex-4 FPGA）
辐射引起的软错误对嵌入式加密算法的影响
密码算法在社会多个领域的日常实践（如电子支付、数据交换）中发挥着关键作用，包括金融、医疗保健和政府机构。与软件解决方案相比，在低级硬件设计中实现密码算法具有一组独特的约束（如硬件和计算资源）和需要优化的额外性能指标（如功耗）。考虑到这些限制，人们在 ASIC [1,2] 和 FPGA [3,4] 中彻底研究了不同的轻量级但强大的优化技术。尽管基于 SRAM 的 FPGA 上的密码实现功能多样且具有成本效益，但它极易受到辐射引起的软错误的影响，因此，对可靠解决方案的研究备受关注 [5] 。在这方面，人们已经使用了不同的缓解技术和实施方案来减少软错误对 FPGA 上实现的密码解决方案的影响 [6] 。例如，Bertoni 等人 [5] 将冗余技术与错误检测码结合使用来检测单比特故障。 Banu 等人 [7] 描述了一种基于汉明纠错码的 AES 容错模型。同样，Wu 等人 [8] 提出了一种低成本的 AES 并发错误检测方法
博士论文
本论文中介绍的工作是在欧洲核子研究中心 LHCb-RICH 子探测器 Ia 阶段升级计划的背景下完成的。在第二次大型强子对撞机 (LHC) 长期关闭期间（预计在 2019 年至 2020 年），LHCb 探测器将升级为以更高的速度执行数据读出，与 LHC 束流穿越率 40 MHz 同步。这涉及完全重新设计 LHCb 读出架构及其子探测器电子设备。LHCb-RICH 探测器上的电子设备将嵌入新的传感器、多阳极光电倍增管 (MaPMT) 和带有辐射硬 ASIC 的新前端电子设备 - CLARO 集成电路。CLARO 读取并转换为数字触发器的 MaPMT 模拟信号将输入到基于 SRAM 的商用级现场可编程门阵列 (FPGA) 中。后者具有反熔丝 FPGA 技术作为备用解决方案。由于这些类型的 FPGA 容易受到辐射引起的故障影响，因此在将这些设备用于目标应用之前，必须在等效辐射环境中测试这些设备。因此，组织了一场激烈的活动，以便在辐射环境中使用不同粒子种类的光束测试和鉴定这些设备：混合场（高中子和强子通量）、质子、离子和 X 射线。在辐射环境中使用时，FPGA 可能会以各种方式发生故障。一些故障是纯软件故障，要么在配置内存中，要么在用户设计电路中，它们表现为位翻转，可能会影响设备的整体功能。纯硬件故障更难缓解，它们表现为 FPGA 中的高电流状态，有时通过电离辐射增加电流消耗。为每个测试的 FPGA 设计了专用的实验装置，以确保正确测试并充分评估辐射响应。为了帮助降低错误率，采用了几种缓解技术并测量了它们的效率。本论文详尽介绍了辐射测试的整个准备过程、结果以及将结果外推到 LHCb-RICH 案例。
M2A2：显微镜模块化的ASIC，用于高混合，小体积，异质整合设计
摘要 - 与CMOS过程技术缩放，制造纳米级晶体管，触点和互连的掩模成本变得非常昂贵，特别是对于低容量设计。此外，较高的晶体管密度导致了较高的设计复杂性和大型模具，这导致了设计周期时间的增加和过程产量下降。这些挑战迫使小批量应用特异性集成电路（ASIC）朝着高度次优的可编程栅极阵列（FPGAS）朝向高度的。In this arti- cle, we propose a new approach for designing and fabricating high-mix, low-volume heterogeneously integrated ASICs, referred to as Microscale Modular Assembled ASIC (M2A2), consisting of: 1) pick-and-place assembly of prefabricated blocks (PFBs) which utilizes the nano-precision placement capabilities developed in jet-and-flash imprint lithography （J-FIL）和2）EDA设计方法利用无监督的学习和图形匹配技术。EDA方法论利用现有的CAD工具基础架构，以便于当前的EDA生态系统中采用。所提出的制造技术利用采摘和地组装技术允许PFBS的纳米专业组装。PFB可以用高级过程节点制造，然后在晶圆基板上编织在一起。然后可以在PFB编织层的顶部创建/放置定制设计的低成本后端金属层，以实现各种高混合，低量的ASIC设计。M2A2将通过最佳的PFB选择和编织在前端设计中具有更大的功能。在本文中，基于M2A2的设计的性能与不同的设计技术（例如基线ASIC，FPGA和SASIC）相对，在16 nm，40 nm和130 nm CMOS ProudeS节点上。PNR后模拟结果超过15个IWL基准测试表明，所提出的M2A2设计实现了27。11× - 34。89×降低功率 - 否决产物（PDP），并产生1。69× - 2。与基线ASIC相比， 36倍面积。 M2A2设计达到15％–68.5％36倍面积。M2A2设计达到15％–68.5％
量子计算机如何准确解决氢...
其他作者8,9使用了ELD可编程栅极阵列（FPGA）来效仿量子电路，以建模化学现象。虽然一个人在自然时间内无法对经典结构执行量子算法，但FPGA可用于模仿量子电路并了解其潜在的速度。目前存在许多用于求解方程线性系统的量子算法，其中最突出的是Harrow，Hassidim和Lloyd（HHL）。11线性系统在化学动力学，12个部分分化方程，13个在神经网络中的后传播至关重要，14和图理论分析。15 - 17因此，不能低估量子加速器对求解线性系统的重要性。此外，HHL提供的近似数值解决方案的准确性存在局限性。已有10,18个以前的效果是为了获得由化学动力学模型引起的量子线性系统的准确解决方案。19在uence中显示的一个因素是HHL的准确性是A的条件数（最大幅度特征值与矩阵的最小特征值之比）。此外，限制A的条件数量的预处理以前已知能够优化速度和准确性。18
可重构神经形态系统的低延迟分层路由
使用现场可编程门阵列 (FPGA) 实现可重构硬件加速器以进行脉冲神经网络 (SNN) 模拟是一项有前途且有吸引力的研究，因为大规模并行性可以提高执行速度。对于大规模 SNN 模拟，需要大量 FPGA。然而，FPGA 间通信瓶颈会导致拥塞、数据丢失和延迟效率低下。在这项工作中，我们为多 FPGA 采用了基于树的分层互连架构。这种架构是可扩展的，因为可以将新分支添加到树中，从而保持恒定的本地带宽。基于树的方法与线性片上网络 (NoC) 形成对比，在片上网络 (NoC) 中，拥塞可能由众多连接引起。我们提出了一种路由架构，该架构通过采用随机仲裁引入仲裁器机制，考虑先进先出 (FIFO) 缓冲区的数据级队列。该机制有效地减少了由 FIFO 拥塞引起的瓶颈，从而改善了整体延迟。结果显示了为延迟性能分析而收集的测量数据。我们将使用我们提出的随机路由方案的设计性能与传统的循环架构进行了比较。结果表明，与循环仲裁器相比，随机仲裁器实现了更低的最坏情况延迟和更高的整体性能。
迈向自动化和敏捷的 AI/ML 加速器设计...
• 模块化、多级、可互操作、可扩展、基于开源编译器的框架 • 基于编译器的前端，利用多级中间表示 (MLIR) • 基于编译器的中端，利用优化的架构模板来匹配计算模式 + 传统 HLS • 基于编译器的后端，利用电路级中间表示，实现模块化和可组合性 • 为从 FPGA 到应用 ASIC 的各种目标生成可综合的 Verilog • 在编译器优化过程中执行所有级别的优化 7
基于FPGA实现的连续变量量子密钥分发高速后处理
摘要 —在连续变量量子密钥分发（CV-QKD）系统中，后处理过程（包括信息协调（IR）和隐私放大（PA））的计算速度不可避免地影响实际密钥速率。IR 和 PA 可以分别使用低密度奇偶校验（LDPC）码和哈希函数并行实现。利用现场可编程门阵列（FPGA）卓越的并行处理能力，在FPGA上实现了高斯符号的高速硬件加速后处理过程。为此，开发并采用了适应FPGA特点的和积算法解码器和改进的LDPC码构造算法。设计了复用和非复用两种不同的结构来实现FPGA速度和面积之间的权衡，以便根据实际系统的要求采用最佳方案。仿真结果表明，最大吞吐量可以达到100 M 符号/秒。我们在装有 Virtex-7 XC7VX690T FPGA 的 Xilinx VC709 评估板上验证了后处理程序的正确性，并提供了在有更先进的 FPGA 可用时获得更好性能的一些可能的解决方案。该方案可轻松应用于实时密钥提取，并有效降低 CV-QKD 系统的功耗。
加固型相机成像解决方案航空航天……
我们高清摄像机中的所有图像处理均采用特定和定制逻辑、FPGA 和 ASIC 设计，可提供极低的延迟。此外，高动态范围 (HDR) 和宽动态范围 (WDR) 成像技术不断适应不断变化的光线情况，并通过消除每帧中过饱和和欠饱和的伪影来提高图像的准确性。自动曝光和自动白平衡功能可确保无缝、完美的色彩平衡。