XiaoMi-AI文件搜索系统
World File Search SystemHfO
具有超细垂直排列 Au 纳米柱的自组装 HfO2-Au 纳米复合材料
完整作者名单： 张一志；普渡大学，材料工程硕士 张迪；普渡大学，材料工程硕士；洛斯阿拉莫斯国家实验室，集成纳米技术中心 刘俊程；普渡大学 陆平；桑迪亚国家实验室， Deitz，Julia；桑迪亚国家实验室 沈嘉楠；普渡大学系统，材料工程硕士 何子豪；普渡大学 张星航；普渡大学系统，材料工程硕士 王海燕；普渡大学系统，材料工程硕士；尼尔·阿姆斯特朗工程大楼
用 HfO 2 /In 2 O 3 栅极堆栈表征超薄原子层沉积氧化物半导体 MOS 电容器中的界面和体陷阱
氧化物半导体重新引起了人们对用于单片三维 (3D) 集成的互补金属氧化物半导体 (CMOS) 后端 (BEOL) 兼容器件的兴趣。为了获得高质量的氧化物/半导体界面和体半导体，提高氧化物半导体晶体管的性能至关重要。据报道，原子层沉积 (ALD) 氧化铟 (In 2 O 3 ) 具有优异的性能，例如高驱动电流、高迁移率、陡亚阈值斜率和超薄沟道。在本文中，使用 C – V 和电导方法系统地研究了 ALD In 2 O 3 晶体管的 MOS 栅极堆栈中的界面和体陷阱。从 C – V 测量中的积累电容直接获得了 0.93 nm 的低 EOT，表明高质量的栅极氧化物和氧化物/半导体界面。通过 TCAD 对 C – V 和 G – V 特性的模拟，证实了 In 2 O 3 块体中亚带隙能级的缺陷是造成 GP / ω 与 ω 曲线中电导峰的原因。从 C – V 测量中提取了 1×10 20 /cm 3 的高 n 型掺杂。使用电导方法实现了 3.3×10 20 cm − 3 eV − 1 的高亚带隙态密度 (DOS)，这有助于实现高 n 型掺杂和高电子密度。高 n 型掺杂进一步证实了通道厚度缩放的能力，因为电荷中性水平在导带内部深度对齐。
表征超薄原子层中沉积的氧化物半导体MOS电容器中的界面和块状陷阱，< /div> < /div>
氧化物半导体吸引了对互补金属 - 氧化金属 - 半导体（CMOS）后端（BEOL）兼容设备的兴趣，用于整体3维（3D）集成。要获得高质量的氧化物/半导体界面和大量半导体，至关重要的是增强氧化物半导体晶体管的性能。原子层沉积（ALD）氧化二颗粒（在2 O 3中）的性能卓越，例如高驱动电流，高迁移率，陡峭的亚阈值斜坡和超薄通道。在这项工作中，使用C – V和电导方法系统地研究了ALD的MOS栅极堆栈中ALD的MOS栅极堆栈中的界面和块状陷阱。直接从C – V测量中的累积电容直接实现了0.93 nm的低EOT，表明高质量的门氧化物和氧化物/半导体界面。在2 O 3中的批量缺陷确定了子量的能级，可以通过TCAD模拟C – V和G - V特性来负责G p /ω与ω曲线的电导峰值。从C - V测量中提取1×10 20 /cm 3的高N型掺杂。使用电导法实现了3.3×10 cm-3 ev-1的状态（DOS）的高尺寸（DOS），这有助于高N型掺杂和高电子密度。高N型掺杂进一步确定通道厚度缩放的能力，因为电荷中性水平在导带中深入对齐。
更好地理解 Ti 掺杂 HfOx RRAM 的形成和电阻开关行为
完整作者列表： Athena, Fabia Farlin；佐治亚理工学院工程学院、电气与计算机工程 West, Matthew；佐治亚理工学院、材料科学与工程学院 Hah, Jinho；佐治亚理工学院工程学院、材料科学与工程学院；佐治亚理工学院 Hanus, Riley；佐治亚理工学院工程学院、3George W. Woodruff 机械工程学院，佐治亚理工学院，佐治亚州亚特兰大 30332，美国 Graham, Samuel；佐治亚理工学院工程学院、George W. Woodruff 机械工程学院，佐治亚理工学院，佐治亚州亚特兰大 30332，美国 Vogel, Eric；佐治亚理工学院、材料科学与工程学院
分析基于HFO2/Taox的3-D垂直电阻随机访问存储器阵列
摘要：提议三维垂直电阻随机访问记忆（VRRAM）作为增加电阻存储器存储密度的有前途的候选者，但是3-D VRRAM阵列的性能评估机制仍然不够成熟。先前评估3-D VRRAM性能的方法是基于写入和读取余量的。但是，3-D VRRAM阵列的泄漏电流（LC）也是一个问题。多余的泄漏电流不仅降低了记忆单元的读/写公差和责任，还可以增加整个数组的功耗。在本文中，使用3-D电路HSPICE模拟来分析3-D VRRAM体系结构中阵列大小和操作电压对泄漏电流的影响。模拟结果表明，迅速增加泄漏电流显着影响3-D层的尺寸。高读取电压是提高读取余量的预告仪。但是，泄漏电流也增加。减轻这一冲突需要在设置输入电压时进行权衡。通过分析多位操作对整体泄漏电流的影响，提出了提高阵列读/写入效率的方法。最后，本文探讨了减少3-D VRRAM阵列中泄漏电流的不同方法。本文提出的泄漏电流模型为3-D VRRAM阵列的初始设计提供了有效的性能预测解决方案。
一种低电压下具有大存储窗口的电荷捕获存储器件的Gd掺杂HfO2单膜
近来，电荷捕获存储器（CTM）器件，例如硅-氧化物-氮化物-氧化物-硅（SONOS）结构闪存，因其在 15 nm 节点以下进一步缩小的潜力而吸引了众多关注。1 与传统浮栅（FG）器件相比，CTM 器件具有可靠性更高、工作电压更低和制造工艺更简单等优点。1,2 然而，由于隧道氧化物和电荷捕获氧化物厚度的缩小，数据保留仍然存在许多挑战。3 为了克服这些固有的缺点，高 k 材料，例如 HfO2、Al2O3、TiOx、ZnO 和 ZrO2，已被引入到 CTM 器件中，以实现更好的电荷捕获效率和保留能力。4–10 此外，大存储窗口和低工作电压的理想共存仍然是一个巨大的挑战。目前大多数 CTM 器件在低于 6 V 的电压下工作时，存储窗口都可忽略不计。对于高 k 材料，掺杂已被证明是一种实现低功耗充电捕获存储器的潜在方法，例如 Zr 掺杂的 BaTiO 3 和氟化 ZrO 2 。11,12 Gd 掺杂的 HfO 2 (GHO) 是一种很有前途的高 k 材料，已被提出具有相对较高的陷阱密度、大的电导率
单一 Al2O3 或 HfO2 单一介电层及其纳米层系统的比较
纳米层压膜是由不同材料交替层组成的复合膜 [1]。这些多层纳米结构因能够调整其机械或物理性质以用于各种特定应用而备受关注。例如，在微电子领域，人们考虑将其用作介电绝缘体 [2,3]。事实上，人们现正致力于制备具有高介电常数和良好化学/热稳定性的多组分体系。特别是 Al 2 O 3 -HfO 2 纳米层压膜似乎是最有前途的体系，可用于硅基微电子器件 [4-9] 以及下一代电力电子器件 [10-15]。能够充分利用 Al 2 O 3 和 HfO 2 单一材料的最合适性质，促使人们研究将它们组合成层压体系。实际上，众所周知，Al 2 O 3 具有极其优异的化学稳定性和热稳定性、大的带隙（约 9 eV）、与不同半导体衬底的带偏移大，但其生长会形成高的氧化物陷阱电荷密度，但其介电常数值并不高（约 9）[16]。对于 HfO 2 介电氧化物，虽然可以实现相当高的介电常数值（约 25），但由于其在相对较低的温度（约 500°C）下从非晶态转变为单斜晶态，因此可靠性较低，并且由于其带隙很小（5.5 eV）所以漏电流密度高[16]。在这种情况下，由两种 Al 2 O 3 -HfO 2 高 k 氧化物组成的纳米层状结构是提高热稳定性和维持高介电常数值的有前途的解决方案。
快速热退火对纳米级 MOSFET 技术中超薄高 k HfO2 薄膜性能影响的研究
研究了快速热退火对射频溅射系统沉积的高 k HfO 2 超薄膜结构和电学性能的影响。分别在氧气和氮气环境下研究了薄膜特性以获得最佳快速热退火温度，以获得作为 MOS 器件结构的最佳电学效果。使用傅里叶变换红外光谱 (FT-IR) 详细研究了温度诱导退火对 HfO 2 /Si 界面的影响。分别通过椭圆偏振仪、XRD 和 AFM 研究了薄膜厚度、成分和微观结构，并显示了退火对这些参数的影响。采用 Si/HfO 2 /Si MOS 电容器结构研究了退火电介质薄膜的 I-V 和 C-V 特性。结果表明，在氮气环境下采用快速热退火 (RTA) 的 HfO 2 /Si 堆栈比在氧气环境下表现出更好的物理和电学性能。结果表明，RTA 改善了 HfO 2 /Si 的界面特性和 HfO 2 超薄膜的致密化。在氮气和氧气中分别以 700 C 退火后，沉积的薄膜为非晶态和正交晶系。我们发现，氮气退火样品的等效氧化物厚度、界面态密度、电容-电压滞后和漏电流均有所降低；此外，在正电压偏置和温度应力下，电荷俘获也几乎可以忽略不计。本文对结果进行了介绍和讨论。2011 Elsevier BV 保留所有权利。
Si衬底上沉积的HfO2栅极介电体界面陷阱密度和串联电阻的频率依赖性研究：50MeV Li3+离子辐照前后
我们首次报告了 50 MeV Li 3+ 离子辐照对串联电阻和界面态密度的频率依赖性影响的研究，这些影响是由射频溅射制备的 HfO 2 基 MOS 电容器的电容-电压 (C-V) 和电导-电压 (G-V) 特性确定的。样品在室温下用 50 MeV Li 3+ 离子辐照。测得的电容和电导已根据串联电阻进行校正。在辐照之前和之后，在 1 KHz 至 1 MHz 的不同频率下估算了串联电阻。观察到串联电阻在辐照前随频率从 6344.5 降低到 322 欧姆，在辐照后降低到 8954-134 欧姆。界面态密度D it 由辐照前的1.12×10 12 eV 1 cm 2 降至3.67×10 11 eV 1 cm 2
高温合成气体退火对HfO2的影响...
德克萨斯大学奥斯汀分校微电子研究中心，美国德克萨斯州奥斯汀 78758 电话：(512) 471-1627，传真：(512) 471-5625，电子邮件：k-onishi@mail.utexas.edu 摘要 研究了合成气体 (FG) 退火对 HfO 2 MOSFET 性能的影响。结果表明，高温 (500-600°C) FG 退火可显著改善 N 和 PMOSFET 的载流子迁移率和亚阈值斜率。这种改善与界面态密度的降低有关。还在 HfO 2 沉积之前用 NH 3 或 NO 退火进行表面处理的样品上检查了 FG 退火的有效性。结果发现，FG 退火不会降低 PMOS 负偏置温度不稳定性特性。