XiaoMi-AI文件搜索系统
World File Search SystemJitter
对由...引起的抖动的初步调查
I. 简介 激光束在大气中的传播与光通信、成像和定向能系统 [1,2,3,4] 相关。大气介质中折射率的统计随机波动会损害这些系统的功能和运行 [1]。光束控制系统的功能之一是跟踪和保持目标上的瞄准点，使抖动值小于 λ/D，其中 λ 是激光波长，D 是激光束直径或出射光瞳处的孔径。其他研究人员 [例如，见 5] 已经认识到，穿过湍流大气的运动会对激光束产生抖动或整体角运动。大气由大小从数百米到毫米不等的湍流结构组成。由风切变和热羽流产生的大气大尺度结构会产生称为外尺度的涡旋结构。在最小尺度的湍流中，能量通过粘性作用而消散。最大尺度和最小尺度之间是惯性子范围，其中湍流被认为是各向同性的，并且适用柯尔莫哥洛夫理论。研究表明，柯尔莫哥洛夫速度扰动与密度变化有关，因此，密度变化通过格拉德斯通-戴尔关系线性地引起折射率波动。这些变化由折射率结构函数 𝐶 𝑛 量化
具有 110 fs 抖动的 56 GHz 小数 N PLL
I. 引言随着通信系统追求更高的性能，低抖动时钟生成问题变得更具挑战性。例如，以 112 Gb/s 或 224 Gb/s 运行的 PAM4 发射器可以结合 56 GHz 锁相环 (PLL) 进行多路复用。这样的应用对设计提出了三个条件。首先，对于 224 Gb/s 的数据速率，PLL 抖动必须远低于符号周期，例如约 100 fs。其次，PLL 最好实现为小数 N 环路，以便以不同的晶体频率运行并可能纠正晶体误差。第三，多通道系统使得每通道使用低功耗、紧凑的 PLL 设计成为可取的，而不是在通道和长互连上分配 56 GHz 时钟。在此频率范围内，先前的小数 N 分频设计已实现 200 至 500 fs 的均方根抖动，同时功耗为 31 至 46 mW，所需芯片面积为 0.38 至 0.55 mm2 [1], [2], [3]。本文提出了一种小数 N 分频 PLL 架构和多种电路技术，可实现 110 fs 的均方根抖动和 23 mW 的功耗。实验原型采用 28 纳米 CMOS 技术制造，占用有效面积为 0.1 mm2。第二部分介绍了这项工作的背景。第三部分介绍了所提出的有限脉冲响应 (FIR) 滤波器和
通过湍流大气传播引起的抖动
AAOL-BC被用来进行实验，该实验试图测量激光束上的大气诱导的抖动。波前的激光束，该激光束在两架飞机之间在不同的高度和分离处繁殖。提出了用于提取湍流诱导抖动的数据处理程序，并使用所得的抖动和高阶波浪畸变来提取湍流参数，例如c n 2和r 0。使用这些各种方法的湍流数量与文献进行了比较。表明，在较低高度和大型飞机分离处收集的数据导致高达5μrad的倾斜到激光束。使用测得的大气诱导的抖动，提取了C N 2值，与文献中普遍存在的模型（例如HV57）融合在一起。使用高阶波前统计近似C n 2的值高于由于飞机周围的空气光学和空气声环境污染而导致的湍流模型所预测的值。
10. 低噪声、抖动混合恒温 SAW 振荡器
当频率与温度的要求过于严格而无法通过基本 XO（晶体振荡器）或 TCXO（温度补偿晶体振荡器）满足时，可使用 OCXO（恒温晶体振荡器）。使用 OCXO，当振荡器外部温度发生变化时，晶体和关键电路的温度会保持恒定。使用恒温器控制振荡器内部的温度可保持此恒定温度。在 OCXO 中，环境温度的变化会被感应到，然后反馈到恒温器控制器，该控制器会持续保持振荡器外壳内部的最佳温度。OCXO 可以将晶体的固有稳定性提高 5000 倍以上。恒温器控制系统并不完善，开环增益不是无限的，恒温器（振荡器）内部存在内部温度梯度，并且在传统恒温器中，恒温器外壳外部的电路会受到环境温度变化的影响，从而“拉动”频率。
具有高抖动容限的 56 Gb/s 8 mW PAM4 CDR/DMUX
I. 引言 高速有线收发器已经采用了四级脉冲幅度调制 (PAM4) 通信，以实现更高的带宽 (BW) 效率 [1]–[4]。尽管 PAM4 信令比不归零 (NRZ) 数据具有更长的符号周期，但它仍然带来了许多电路设计挑战，尤其是在接收器 (RX) 中。因此，典型的 RX 选择前端模数转换器 (ADC) 和大量数字域中的信号处理 [1]–[4]。如第 II 部分所述，这种基于 ADC 的解决方案面临着自身的问题。另一种可能性是“模拟”PAM4 RX，其中三个主要功能，即线性均衡、时钟和数据恢复 (CDR) 以及判决反馈均衡器 (DFE)，都在模拟域中实现。受此方法可能降低功耗和复杂性的启发，本文讨论了 CDR 电路。在这种情况下，连续时间线性均衡器 (CTLE) 和 DFE 可补偿通道缺陷，为 CDR 提供适度开放的视野。我们建议
航天器视线抖动管理和缓解经验教训以及工程最佳实践
• 技术出版物。已完成的研究或重要研究阶段的报告，介绍 NASA 项目的成果，包括大量数据或理论分析。包括被认为具有持续参考价值的重要科学和技术数据和信息的汇编。NASA 同行评审的正式专业论文的对应文件，但对手稿长度和图形演示范围的限制不那么严格。• 技术备忘录。初步或具有专门意义的科学和技术发现，例如快速发布报告、工作文件和包含最少注释的参考书目。不包含广泛的分析。• 承包商报告。NASA 赞助的承包商和受资助者的科学和技术发现。
PLL 中的抖动功率权衡
I. 引言 锁相环 (PLL) 抖动问题表现在各种系统中，特别是在通信和数据转换器中。近年来，有几种趋势导致了对低抖动的需求。首先，更高的数据速率使得链路中大多数阶段的时序预算收紧。其次，有线和无线媒体中可用的带宽有限，需要采用频谱高效的调制方案，这进一步限制了时钟和本地振荡器 (LO) 生成中可容忍的抖动。第三，随着模数转换器 (ADC) 以更高的速度和分辨率为目标，其采样时钟抖动必须相应下降。最先进的 PLL 设计已经在 5.5 GHz 至 16 GHz 频率下实现了 50 至 75 fs rms 范围内的抖动值 [1]–[6]。先前的研究 [7]–[10] 已经研究了 PLL 中的抖动现象。本文的目的是制定 PLL 抖动和功耗之间的权衡，并预测前者降低到 10 fs 以下时的设计问题。通过扩展 [11] 中的工作，我们得出了表明未来面临巨大挑战的趋势。第二节概述了当今理想的抖动值，第三节介绍了我们的分析框架。第四节讨论了振荡器相位噪声的影响，第五节还考虑了参考贡献。第六节涉及电荷泵 (CP) 噪声。第七节和第八节分别分析了抖动对 ADC 的影响以及可以减轻抖动功率权衡的因素。
ADN4650/ADN4651/ADN4652 (Rev. E) - ADI 公司
1 这些规格由设计和特性保证。2 占空比或脉冲偏差是器件任何通道的 t PLH 和 t PHL 之间最大差值的幅度，即 |t PHLx – t PHLx |。3 通道间或输出偏差是器件内 t PLHx 最大值与最小值之间的差值，或器件内 t PHLx 最大值与最小值之间的差值，以两者中较大者为准。4 部件间输出偏差是多个器件间 t PLHx 最大值与最小值之间的差值，或多个器件间 t PHLx 最大值与最小值之间的差值，以两者中较大者为准。5 抖动参数由设计和特性保证。值不包括刺激抖动。V ID = 400 mV p-p，t R = t F = 0.3 ns（20% 至 80%）。6 此规格是在约 7,000,000 个边缘上测量的。7 峰峰值抖动规格包括由于脉冲偏移 (t SK(D) ) 引起的抖动。8 此规格是在约 3,000,000 个边缘上测量的。9 使用公式 t TJ(PP) = 14 × t RJ(RMS) + t DJ(PP)。10 减去 250 fs rms 的输入相位抖动。11 减去 100 fs rms 的输入相位抖动。12 故障安全延迟是在 D OUTx± 切换为高电平以将空闲输入反映到 D INx± 之前的延迟（|V ID | < 100 mV，开路或短路/终止输入条件）。