在保证速度性能和低功耗要求的超短通道 CMOS 节点中,TDDB 仍然是一个关键的可靠性问题。在交流射频信号操作期间,“关断状态”与“导通状态”模式依次发生,从低频(kHz)到极高频范围(GHz)[1-2]。即使“关断状态”应力通常以比“导通状态”应力更小的速率降低器件性能,但它可能成为器件在射频域和毫米波应用中运行的限制因素,在毫米波应用中,电源电压 V DD 通常是逻辑应用中使用的电源电压的两倍。不仅器件参数漂移可能变得显著,而且还可能触发栅极-漏极区域的硬击穿(BD)。因此,准确评估关断状态 TDDB 的可靠性并深入了解器件级的磨损机制至关重要,因为可以在 28nm FDSOI CMOS 节点的漏极(图 1a、c)和栅极(图 1b、d)电流上观察到击穿事件。由于空穴和电子的碰撞电离 (II) 阈值能量和能垒高度不同,因此导通或关断状态下热载流子 (HC) 的产生及其 V GS / V DS 依赖性在 N 沟道和 P 沟道中明显不同[3] 。通过低栅极电压下的 HC 敏感性对 P 沟道和 N 沟道进行了比较[4],重点关注注入载流子效率,一方面主要考虑导通状态下的热载流子退化 (HCD) 下的 P 沟道侧,另一方面考虑关断状态下的 N 沟道侧,因为热空穴注入引起的损伤和 BD 敏感性更大。这意味着高能 HC 可能在关断模式下在栅极-漏极区域触发 BD 事件[5-6],与热空穴效率有关[7] 。
TDDB仍然是超短路通道CMOS节点中的关键可靠性问题,并保证了速度性能和低消耗要求。在AC RF信号操作“外状态”过程中,从低(kHz)到非常高的频率范围(GHz)[1-2]依次以“状态”模式出现。即使“偏离状态”应力通常以比“州内”应力较小的速率降低设备,它也可能成为RF域中设备操作的限制因素,而对于逻辑应用中使用的供应电压V DD通常翻了一番。不仅设备参数漂移可能会变得很重要,而且还可以触发严重分解(BD)到Gate-Drain区域中。因此,至关重要的是要精确评估态度TDDB的可靠性,并深入了解设备级别的磨损机制,因为可以在排水管上观察到故障事件(图。1a,c)和门(图。1b,d)28nM FDSOI CMOS节点中的电流。由于影响电离的差异(ii)孔和电子的阈值能量和能屏障高度,在州或偏离状态下的热载体(HC)生成及其V GS / V DS依赖性在N通道和P通道上明显不同[3]。通过低闸门敏感性进行了的比较[4],重点是注射的载体效率,一方面,在Onders HCD下,在N-Channel侧受到较大的损害,在N-Channel侧受到了较大的损坏,并且在较大的n-channel侧受到较大的损害,并且在较大的n-channel方面受到了较大的损害,并且在较大的n-channel侧受到了较大的损害。的比较[4],重点是注射的载体效率,一方面,在Onders HCD下,在N-Channel侧受到较大的损害,在N-Channel侧受到了较大的损坏,并且在较大的n-channel侧受到较大的损害,并且在较大的n-channel方面受到了较大的损害,并且在较大的n-channel侧受到了较大的损害。这种暗示的高能量HC可能会在栅极排水区域的OFF模式下触发BD事件[5-6]与热孔效率相关[7]。
I。在超短路通道CMOS节点中,TDDB仍然是关键的可靠性问题,并保证了速度性能和低消耗要求。即使状态应力通常以比州立应力较小的速率降解设备,在毫米波域中RF操作下HBD的限制因素也可能成为毫米波域(5G)[1-3]的限制因素,其中通常相对于用于逻辑应用的电源电压V DD通常可以增加一倍。因此,一旦生成了局部缺陷的临界密度,设备参数漂移可能与软崩溃的相关性显着,可能会触发硬性崩溃到栅极驱动器区域。许多论文从口气压力期间的界面损伤的横向分析中讨论了峰值降解发生在闸门边缘之外。崩溃点发生在间隔区域,并与峰界面损伤相处[4-5]。尽管发现了BD后的离子分解机制,排水管和闸门泄漏电流已达成合理的共识,但发现在排水边缘[6-8]中产生了介电堆栈中的渗透路径。
摘要 — 商用碳化硅 (SiC) 功率金属氧化物半导体场效应晶体管 (MOSFET) 的栅极氧化物可靠性对其应用至关重要。恒压时间相关电介质击穿 (TDDB) 测量通常用于评估正常运行下 SiC 功率 MOSFET 的电介质故障时间。最近提出了一种基于氧化物隧穿电流行为的电荷击穿方法来预测电介质故障时间。该方法耗时较少,但要求器件的氧化物漏电流行为遵循通用包络线。这项工作比较了电荷击穿方法和恒压 TDDB 方法对商用 1.2 kV SiC MOSFET 的预测故障时间。结果表明,在低氧化场 (E ox < 9 MV / cm ) 下应用的恒压 TDDB 方法对器件寿命的预测最为保守。
摘要 - 在室温和市售大区域1.2 kV 4H-SIC功率MOSFET的室温和升高的温度下,进行了频率泄漏电流和恒定电压时间与时间依赖时间的介电分解(TDDB)测量值,以研究其门氧化物的可靠性并更好地了解其失败模式。表明,Fowler-Nordheim(F-N)隧穿电流是导致门泄漏电流的主要机制。尽管界面状态密度(d)和接近氧化物陷阱可能引起的异常门泄漏电流行为,但在正常工作条件下的泄漏电流(在28℃下为V g = 20 V)小于100 pa。从TDDB测量值推断出来,当V g = 20 V时,在28℃和175°C时的预测寿命远远超过目标10年。索引术语 - 碳化物(SIC),MOSFET,氧化物可靠性,Folwer-Nordheim,TDDB,故障时间
摘要 — 过去十年,碳化硅 (SiC) 功率金属氧化物半导体场效应晶体管 (MOSFET) 的商业化不断扩大。栅极氧化物可靠性是 SiC 功率 MOSFET 的主要问题,因为它决定了器件的使用寿命。在这项工作中,我们研究了商用 1.2 kV SiC 功率 MOSFET 在不同栅极电压下的栅极漏电流。高氧化物电场引发的碰撞电离和/或阳极空穴注入 (AHI) 导致空穴捕获,从而增强了栅极漏电流并降低了器件的阈值电压。由于 Fowler-Nordheim (FN) 隧穿而产生的电子注入和捕获往往会降低栅极漏电流并增加阈值电压。还对商用 MOSFET 进行了恒压时间相关电介质击穿 (TDDB) 测量。栅极漏电流的结果表明,场加速因子的变化是由于高栅极氧化物场下栅极电流/空穴捕获增强所致。因此,建议在低栅极电压下进行 TDDB 测量,以避免在正常工作栅极电压下高估寿命。
与 E 模型不同,竞争对手通常对其数据使用任意拟合,这种拟合不基于任何物理介电退化模型。图 4 中显示的功率拟合就是一个例子。这里绘制了图 3 中使用的相同数据,并使用功率曲线生成了最佳拟合趋势线,如图 4 所示。可以看出,使用这种方法可以预期显著延长使用寿命。包括已发布的电感耦合设备竞争对手数据(也是 10 ppm 级别)以供比较。竞争对手的数据是使用年为单位的时间尺度发布的;因此,在图 4 中,这些单位从年转换为秒以进行比较。TI 倾向于使用 TDDB E 模型,因为该模型比较保守,与任何其他模型或最佳数据拟合方法相比,该模型应该能够产生高置信度的预测。
研究了 O 2 等离子体处理对 Ba 0 : 7 Sr 0 : 3 TiO 3 (BST) 薄膜电特性和介电特性的影响。将沉积态和退火态的 BST 薄膜暴露于 O 2 等离子体后,BST 薄膜的漏电流密度可以得到改善。通常,在施加 1.5 V 电压下,与未经等离子体处理的样品相比,漏电流密度可以降低 3 个数量级。研究发现,等离子体处理改变了表面形貌。BST 薄膜的电容降低了 10% 至 30%。等离子体处理样品的漏电流密度的改善和介电常数的降低可归因于 BST 薄膜中碳污染的减少。时间相关电介质击穿 (TDDB) 研究表明,所有样品在 1 V 电压偏置下均有超过 10 年的使用寿命。© 2000 Elsevier Science Ltd. 保留所有权利。
随着后段制程 (BEOL) 互连尺寸的不断减小,RC 延迟已成为导致整体性能下降的主要原因 [1-2]。为了降低互连的电阻率和电容,人们采用了各种策略,例如优化制造工艺 [3-4]、修改导线的几何形状 [2] 以及利用低 k 电介质等新材料 [5-6]。然而,这些修改虽然可以通过芯片缩小尺寸来提高性能,但往往会以牺牲可靠性为代价 [7-9]。因此,对互连可靠性的广泛研究提供了有价值的评估和建议,以便在较长的使用寿命内保持性能。考虑到金属可靠性,由电子风驱动的电迁移 (EM) [10-11] 和由应力梯度驱动的应力诱导空洞 (SIV) [12] 研究了扩散主导的故障机制。对于电介质,由于金属间距最小化和介电性能较弱而产生的高电场使时间相关电介质击穿 (TDDB) 在最近的研究中也很重要 [13]。
TuT1(教程)- 可靠性物理与工程简介,Joe McPherson,McPherson Reliability Consulting LLC 所有材料和设备都会随着时间的推移而退化。因此,可靠性物理具有重要的理论和实践意义。可靠性调查通常从测量材料/设备在应力下的退化率开始,然后对失效时间与施加应力的关系进行建模。这里使用的术语“应力”非常笼统:应力指任何外部因素(电气、机械、化学、热、电化学等)能够产生材料/设备退化的因素。当退化量达到某个临界阈值水平时,就会发生失效时间。由于设备通常需要不同程度的退化才能引发故障,因此故障时间本质上是统计性的,并讨论了两种常见的故障分布:威布尔和对数正态分布。故障时间 (TF) 建模通常假设幂律或指数应力依赖性,具有 Arrhenius 或 Eyring 类活化能。从这些 TF 模型中,可以推导出加速因子,这些因子往往作为加速测试的基础。在本演讲中,将回顾几种半导体故障机制:电迁移 (EM)、应力迁移 (SM)、时间相关电介质击穿 (TDDB)、热载流子注入 (HCI)、负偏置温度不稳定性 (NBTI)、等离子体诱导损伤 (PID)、单粒子翻转 (SEU)、表面反转、热循环疲劳和腐蚀。本教程应为参会者提供坚实的基础,以便更好地理解 IRPS 上发表的论文。TuT2(教程) - 集成电路和半导体器件可靠性分析的机器学习,伊利诺伊大学厄巴纳-香槟分校 Elyse Rosenbaum 本教程适用于对机器学习(“ML”)如何在其学科中应用感兴趣的可靠性物理专家。它将使用机器学习的广泛定义,将 ML 等同于数据驱动建模,并将其与基于物理知识(即机械模型)的模型和预测进行对比。神经网络是一种流行的数据驱动建模模型结构,因为它具有灵活性;它通常被称为通用近似器。本教程将介绍神经网络训练的基础知识。本文将介绍将 ML 应用于可靠性分析各个方面的研究成果。TuT3(教程)- BEOL 和 MOL 可靠性,Shinji Yokogawa,电气通信大学 BEOL 可靠性在半导体技术中发挥着至关重要的作用,从开发到质量保证。典型的磨损机制包括电迁移 (EM)、应力迁移/应力诱导空洞 (SM/SIV)、热机械稳定性、低介电击穿 (TDDB) 和芯片/封装相互作用 (CPI)。最近,围绕栅极/接触或 MOL 可靠性的可靠性问题已被添加到列表中。由金属和电介质界面中的缺陷及其产生引起的互连、通孔和接触可靠性挑战被认为是重要问题,即使代数、结构和材料发生变化。了解它们以及如何抑制它们是实现高可靠性的关键。了解每个集成电路的寿命分布行为对于确定由许多部分组成的集成电路的可靠性也至关重要。本教程将介绍物理和统计