孔隙的引入会降低低 k 薄膜的机械强度,并导致 ULSI 互连严重损坏,例如 CMP 期间的薄膜分层和/或由于封装模具树脂的热应力导致的开裂。
本期特刊侧重于低维结构和设备的分析建模,模拟和实验表征,这些结构和设备现在已成为现代ULSI设计的组成部分。在本期特刊中,范围将涵盖量子设备的制造和表征以及在高频光谱中设计的理论新颖发现。在过去的几年中,对微电子技术,相应的设备表征及其分析建模和仿真进行了广泛的研究。与低维设备相关的科学发现和技术进步由于行业的要求而成为一个有前途的领域,因此,研究人员更渴望工程师可以解决集成需求的新颖架构和设备。材料和复杂几何形状的新型组合导致了创新设备设计的路径,并且对于估计电路/系统中应用的性能至关重要。本期具有“ EDKCON 2024”中选定论文的扩展版本的本期旨在旨在与低维设备相关的尖端研究,这肯定会带来未来集成电路设计的道路。这绝对与日记的范围相匹配。
通常可以观察到,已将回忆设备视为非挥发性半导体记忆(NVSM)设备,逻辑操作或神经形态计算的合适结构[1]。与典型的NVSM设备相比,已经选择了具有简单设备体系结构,快速开关属性,低功耗级别或出色的可扩展性的将来的内存应用程序的电阻随机存储器(RRAM)设备[2-4]。到目前为止,已经提出了基于几种介电和导电材料的不同Ar散布[5-7]。但是,所有这些设备的瓶颈都是大型操作电压或固定率变质。过渡金属氧化物,例如氧化钛(Tio X)[8],氧化镍(Nio X)[9],氧化锌(ZnO)[10]或氧化物(HFO X)[11,12],已被广泛检查用于记忆应用。在这些材料中,氧化铜(CUO)也可以表现出出色的电阻转换(RS)特征[13]。作为一种无毒的,互补的金属氧化物半导体(CMOS)兼容和丰富的地球材料,铜(CU)已被广泛用于超大级构成(ULSI)设备中。因此,作为集成电路处理序列中最常见的导电膜之一,基于CU的设备被视为在半导体设备制造中是相关的候选者。CUO膜可以使用几种方法,例如分子束外延(MBE)[14],化学蒸气沉积
摘要:随着集成电路技术的发展,特别是进入亚微米工艺之后,关键尺寸的缩小和高密度器件的实现,集成电路材料层之间的平整度变得越来越关键。因为传统的机械抛光方法不可避免地会在金属甚至电介质层中产生与器件相同尺寸的划痕,导致光刻中的景深和聚焦问题。第一个实现应用的平坦化技术是旋涂玻璃(SOG)技术。但是该技术不仅会引入新的材料层,而且无法达到VLSI和ULSI技术所要求的整体平坦化。而且旋涂过程中的工艺不稳定性和均匀性无法满足晶圆表面的高平坦度要求。而一些技术如反向刻蚀和玻璃回流虽然可以实现亚微米级的区域平坦化。当临界尺寸达到0.35微米(亚微米工艺)后,上述方法已不能满足光刻和互连制造的要求.20世纪80年代,IBM首次将用于制造精密光学仪器的化学机械抛光(CMP)技术引入到DRAM制造中[1].随着CMP技术的发展,DRAM的制造工艺也发生了巨大的变化.