6,请评估对下面列出的ICS更改的覆盖率的定量影响(2023年至2024年之间的主要变化,无论在2023年实践中如何计算ICS)。当无法进行定量评估时,请提供质量指示(可忽略的影响,小(<2个百分点),培养基(<10 pp)或高(> 10 pp)增加 /减少)。
实现巴基斯坦的包容性经济增长,包括建立在公平、透明和可持续基础上的贸易和投资关系,仍然是一项艰巨的挑战。美巴贸易和投资有着巨大的未开发潜力,显然将使两国受益。如果巴基斯坦能够就一系列有利于投资者的经济优先事项达成共识,它就完全有可能从全球供应链的转变中受益,并成为区域一体化的引擎。美国驻巴基斯坦代表团将继续鼓励巴基斯坦当局和其他利益相关方采取法律和监管改革,以促进私人投资和保护知识产权。通过有针对性的援助和参与,代表团将帮助巴基斯坦打造一支更健康、受教育程度更高、包容性和技能更熟练的劳动力队伍。此外,代表团将鼓励和支持从 2022 年毁灭性的洪水中实现包容、透明和有韧性的恢复。
2 Google Quantum AI,加利福尼亚州戈利塔 超导量子处理器是最先进的量子计算技术之一。基于这些设备的系统已经实现了后经典计算 [1] 和量子纠错协议的概念验证执行 [2]。虽然其他量子比特技术采用自然产生的量子力学自由度来编码信息,但超导量子比特使用的自由度是在电路级定义的。当今最先进的超导量子处理器使用 transmon 量子比特,但这些只是丰富的超导量子比特之一;在考虑大规模量子计算机的系统级优化时,替代量子比特拓扑可能会证明是有利的。在这里,我们考虑对 Fluxonium 量子比特进行低温 CMOS 控制,这是最有前途的新兴超导量子比特之一。图 29.1.1 比较了 transmon 和 Fluxonium 量子比特。 transmon 是通过电容分流约瑟夫森结 (JJ) 实现的,是一种非线性 LC 谐振器,其谐振频率为 f 01,非谐性分别在 4-8GHz 和 200-300MHz 范围内。transmon 有限的非谐性约为 5%,限制了用于驱动量子比特 f 01 跃迁的 XY 信号的频谱内容,因为激发 f 12 跃迁会导致错误。以前的低温 CMOS 量子控制器通过直接 [3,4] 或 SSB 上变频 [5,6] 复杂基带或 IF 包络(例如,实施 DRAG 协议)生成光谱形状的控制脉冲;这些设备中高分辨率 DAC 的功耗和面积使用限制了它们的可扩展性。fluxonium 采用额外的约瑟夫森结堆栈作为大型分流电感。这样就可以实现 f 01 频率为 ~1GHz 或更低的量子比特,而其他所有跃迁频率都保持在高得多的频率(>3GHz,见图 29.1.1)[7]。与 transmon 相比,fluxonium 的频率较低且非谐性较高,因此可以直接生成低 GHz 频率控制信号,并放宽对其频谱内容的规范(但需要更先进的制造工艺)。在这里,我们利用这一点,展示了一种低功耗低温 CMOS 量子控制器,该控制器针对 Fluxonium 量子比特上的高保真门进行了优化。图 29.1.2 显示了 IC 的架构。它产生 1 至 255ns 的微波脉冲,具有带宽受限的矩形包络和 1GHz 范围内的载波频率。选择规格和架构是为了实现优于 0.5° 和 0.55% 的相位和积分振幅分辨率,将这些贡献限制在平均单量子比特门错误率的 0.005%。它以 f 01 的时钟运行,相位分辨率由 DLL 和相位插值器 (PI) 实现,而包络精度则由脉冲整形电路实现,该电路提供粗调振幅和微调脉冲持续时间(与传统控制器不同,使用固定持续时间和精细幅度控制)。数字控制器和序列器可播放多达 1024 步的门序列。图 29.1.2 还显示了相位生成电路的示意图。DLL 将这些信号通过等延迟反相器缓冲器 (EDIB) 后,比较来自电压控制延迟线 (VCDL) 的第一个和第 31 个抽头的信号。这会将 CLK[0] 和 CLK[30] 锁定在 180°,并生成 33 个极性交替的等延迟时钟信号。使用 CLK[30] 而不是 CLK[32] 来确保在 PFD 或 EDIB 不匹配的情况下实现全相位覆盖,这可能导致锁定角低于 180°。一对 32b 解复用器用于选择相邻的时钟信号(即 CLK[n] 和 CLK[n+1]),开关和 EDIB 网络用于驱动具有可选极性的 PI。 PI 单元由多路复用器和限流反相器组成。32 个单元并联组合,所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置(第 32 个反相器始终由 CLK[n] 驱动)。相位生成电路具有 11b 控制,可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后,门控信号由一个电路缓冲和衰减,该电路由可变电阻器 R 0(16 个值,从 10 到 170kΩ)组成,通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB,同时提供 50Ω 输出匹配并过滤脉冲频谱,为信号包络引入几纳秒的指数上升和下降时间,适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程,以进行静态预调谐。但是,提供了一个 0 至 18dB 衰减器电路,步长为 6dB,用于实时粗调幅度。输出端集成了 SW2,以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合,所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置(第 32 个反相器始终由 CLK[n] 驱动)。相位生成电路具有 11b 控制,可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后,门控信号由一个电路缓冲和衰减,该电路由可变电阻器 R 0(16 个值,从 10 到 170kΩ)组成,通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB,同时提供 50Ω 输出匹配并过滤脉冲频谱,为信号包络引入几纳秒的指数上升和下降时间,适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程,以进行静态预调谐。但是,提供了一个 0 至 18dB 衰减器电路,步长为 6dB,用于实时粗调幅度。输出端集成了 SW2,以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合,所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置(第 32 个反相器始终由 CLK[n] 驱动)。相位生成电路具有 11b 控制,可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后,门控信号由一个电路缓冲和衰减,该电路由可变电阻器 R 0(16 个值,从 10 到 170kΩ)组成,通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB,同时提供 50Ω 输出匹配并过滤脉冲频谱,为信号包络引入几纳秒的指数上升和下降时间,适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程,以进行静态预调谐。但是,提供了一个 0 至 18dB 衰减器电路,步长为 6dB,用于实时粗调幅度。输出端集成了 SW2,以提供额外的开-关隔离。