XiaoMi-AI文件搜索系统
World File Search SystempHEMT
GAAS 功率 PHEMT 技术及应用
2024 年 2 月 14 日 — 雷神微电子研究实验室。362 Lowell St.，安多弗，马萨诸塞州 01810。摘要。GaAs 赝晶高电子迁移率晶体管 (PHEMT)...
gaas功率phemt技术及其应用
2024 年 4 月 25 日 — 雷神微电子研究实验室。362 Lowell St.，安多弗，马萨诸塞州 01810。GaAs 赝晶高电子迁移率晶体管 (PHEMT) 具有...
采用 0.25 m pHEMT 技术的 5G 毫米波紧凑型压控振荡器
所提出的 VCO 架构基于参考文献 [16-18] 中研究的 Colpitts 结构以及作者在 [12] 中提出的结构，如图 2 所示。该振荡器的有源部分由两个晶体管 pHEMT 1 和 pHEMT 2 组成：每个晶体管有 4 个指状物，栅极长度和宽度分别为 0.25 µm 和 20 µm。指状物数量越多，输出功率就越大 [19]。每个晶体管都偏置在工作点 (VDS=2.2 V, VGS -0.6 V)，三个电感 Ld1、Ld2 和 Lg 分别等于 0.15 nH、0.15 nH 和 0.1 nH。电路的性能在很大程度上取决于偏置条件 [20]，因此偏置电压和电感的值需要仔细选择。 VCO 的谐振电路基于两个源漏短路晶体管 pHEMT 3 和 pHEMT 4。因此，这两个晶体管充当变容二极管，其电容值由施加到其栅极的电压源 Vtune 调整。
电荷泵移相电路的设计与实现...
随着集成电路工艺的不断发展，锁相环 (PLL) 频率源技术被广泛应用于各类传感器，如用于图像传感器的高精度时钟发生器[1–4]。近年来，得到广泛研究的高精度传感器，特别是植入式医疗传感器和高精度图像传感器，要求低功耗、大输出功率、低相位噪声[5]。作为传感器的关键模块，PLL 的性能在一定程度上决定了传感器的性能。电荷泵锁相环 (CPPLL) 因其低相位噪声、变相位差和高频工作等特点而成为 PLL 的代表性结构[6–8]。已经发表了许多关于 CPPLL 的研究成果，如[9–14]。在[11]中，采用 65nm Si CMOS 工艺实现了 CPPLL。提出的 CPPLL 采用了一种新型超低压电荷泵。所提出的CPPLL工作频率为0.09 GHz～0.35 GHz，在1 MHz频偏处相位噪声为-90 dBc/Hz，电路功耗约为0.109 mW。[9]提出了一种基于GaAs pHEMT的PLL，采用多种电路技术组合对所提出的PLL进行优化，降低相位噪声，提高运行速度。所提出的PLL工作频率约为37 GHz，在1 MHz频偏处相位噪声为-98 dBc/Hz，电路功耗约为480 mW。从以上参考文献可以看出，GaAs pHEMT具有高增益、优异的功率特性、低噪声的特点[15 – 17]。采用GaAs pHEMT工艺可以实现低噪声、更高输出功率的PLL，但基于GaAs pHEMT工艺的电路在实现更高频率的同时引入了较大的功耗，而基于GaAs pHEMT工艺的CPPLL设计存在诸多困难。另外，CPPLL的设计需要在相位噪声、功耗、面积、工艺等性能问题上做出妥协。因此，本文提出了一种基于0.15μm GaAs的改进结构CPPLL。
共栅极 LNA 中的新型噪声消除拓扑
本文提出了一种设计噪声消除共栅 (CG) 低噪声放大器 (LNA) 的新方法。该方法研究使用电感退化共源 (IDCS) 级与 CG 级并联，而不是共源 (CS) 级。考虑到 IDCS LNA 的特殊规格，所提出的拓扑可以实现更低的噪声系数 (NF) 和更好的输入阻抗匹配。对该拓扑进行了分析计算，并给出了满足输入阻抗匹配和噪声消除条件的方程。还通过计算每个噪声源的传递函数来计算所提出的 LNA 的 NF，同时满足这些条件。为了验证理论分析，设计并优化了两个不同的 X 波段 LNA。使用先进设计系统 (ADS) 电磁动量和 GaAS pHEMT 0.1 µ m 工艺模型进行模拟。结果表明，所提出的方法可以实现更好的输入阻抗匹配和更低的 NF，而输出阻抗匹配和增益具有相对相同的行为。
6 位、X 波段核心芯片 8 - 12 GHz
• AESA 雷达 • 电信 • 仪器仪表 描述 CGY2170YHV/C1 是一款在 X 波段工作的高性能 GaAs MMIC T/R 6 位核心芯片。该产品有三个 RF 端口，包括三个开关、一个 6 位移相器、一个 6 位衰减器和放大器。它的移相范围为 360°，增益设置范围为 31.5 dB。移相器和第一放大器级之间还有一个电压可变衰减器，用于增益控制。它覆盖的频率范围为 8 至 12 GHz，并在 10 GHz 时提供 5.8 dB 的增益。带有串行输入寄存器的片上控制逻辑最大限度地减少了控制线的数量，并大大简化了该设备的控制接口。该芯片采用 0.18 µm 栅极长度 ED02AH pHEMT 技术制造。 MMIC 采用金焊盘和背面金属化，并采用氮化硅钝化进行全面保护，以获得最高水平的可靠性。该技术已针对太空应用进行了评估，并被列入欧洲航天局的欧洲首选部件清单。
A 2-V 1.4-DB NF GAAS MMIC LNA用于K波段应用
摘要：在UMS 100 nm GAAS PHEMT技术中，提出了1.4 dB噪声图（NF）四阶段K波段单片微型集成电路（MMIC）低噪声放大器（LNA）。所提出的电路旨在覆盖5G新版本N258频带（24.25–27.58 GHz）。动量EM Layout仿真揭示了电路的最低NF为1.3 dB，最大增益为34 dB，| S 11 |从23 GHz到29 GHz的–10 dB，p 1db为–18 dbm和24.5 dbm的OIP3。LNA从2 V DC电源中抽出总电流为59.1 MA，并导致芯片尺寸为3300×1800 µm 2，包括垫子。我们提出了一种设计方法，重点是选择活动设备大小和直流偏置条件，以在应用源变性时获得最低的NF。设计过程通过选择促进简单输入匹配网络实现的设备来确保最小的NF设计，并得益于源变性的应用，获得了合理的输入返回损失。使用这种方法，输入匹配网络是通过分流存根和传输线实现的，因此最大程度地减少了对第一个阶段实现的NF的贡献。与类似作品的比较表明，与大多数最先进的解决方案相比，开发的电路非常有竞争力。