摘要 由电池和其他储能设备(ESD)(例如超级电容器)供电的电动汽车(EV)有望在更可持续的未来发展中发挥重要作用。在此背景下,充电站(CS)应该成为电池充电的主要能源,并且严重依赖电力电子转换器。本文分析了一种用于 CS 应用的双向单相三级堆叠中性点钳位(3L-SNPC)转换器,该转换器可以根据电流流向充当整流器或逆变器。此外,得出的分析可以轻松扩展到三相版本的开发。考虑到 CS 能够整合公用电网和可再生能源,因此可以以高功率因数和降低电流谐波含量的方式吸收或向交流电网注入能量。双向拓扑的主要优点是,每个支路和中性点上都有三级电压波形,而与电动汽车电流互感器中使用的典型两级结构相比,滤波要求有所降低;所有半导体上的电压应力等于总直流链路电压的一半;在任何操作模式下,功率因数几乎为 1;直流链路电容器两端的电压是平衡的。本文介绍了功率和控制级的详细设计,并详细讨论了实验室原型的实验结果。
在脑机接口 (BCI) 领域,选择高效且稳健的特征对于人工智能 (AI) 辅助临床诊断非常有吸引力。在本研究中,我们基于嵌入式特征选择模型,以逐层方式构建堆叠深度结构进行特征选择。其良好的性能由堆叠广义原理保证,即添加到原始特征中的随机投影可以帮助我们以堆叠方式连续打开原始特征空间中存在的流形结构。有了这样的好处,原始输入特征空间变得更加线性可分。我们使用波恩大学提供的癫痫脑电图数据来评估我们的模型。基于脑电图数据,我们构建了三个分类任务。在每个任务中,我们使用不同的特征选择模型来选择特征,然后使用两个分类器根据所选特征进行分类。我们的实验结果表明,我们的新结构选择的特征对分类器更有意义且更有帮助,因此比基准模型产生更好的性能。
近年来,量子点材料作为光子吸收剂引起了人们的注意。它们的出色特性,包括高吸收系数,长载体扩散长度和低温兼容沉积,使其成为适合在多个光谱频段(例如可见的,近乎红外和X射线)中检测光子的合适候选物。这已被利用以开发宽光谱范围的图像传感器。图1显示了在CMOS芯片顶部沉积的量子点层的概念。CMOS过程的顶部金属用作与堆叠的量子点光子吸收器接触的像素底部电极。公共顶部电极由透明的导电层制成。
π t da 日前市场-DA 电能价格(€/MWh) π t id 日内市场-ID 电能价格(€/MWh) π t fcr, r ,π t fcr, a FCR 底价(€/MW/4h),激活电能价格(€/MWh) π t afrr, r ,π t afrr, a aFRR 底价(€/MW/1h),激活电能价格(€/MWh) π t mfrr, r ,π t mfrr,a +/- mFRR 底价(€/MW/30min),激活电能价格(€/MWh) π t rr, r ,π t rr,a +/- RR 底价(€/MW/30min),激活电能价格(€/MWh) π t cap 容量市场 电能价格(€/MWh) at, j bm, +/- 上行和下行底价的激活信号:bm = {fcr, afrr, mfrr, rr} at bm 上行和下行储备的手动储备信号:bm = { mfrr, rr} at cap 容量市场的激活信号 dt da DA 市场的时间分辨率(1 小时) dt id ID 市场的时间分辨率(30 分钟) dt bm BM 市场的时间分辨率:bm = {fcr, afrr, mfrr, rr} (15 分钟) P max 电池的最大功率容量(MW) E cap 电池的最大能量容量(MWh) ƞ - , ƞ + 充电和放电效率(%) β 上行和下行 BM 储备的激活部分(%) soc max , soc min 充电阶段的最大值和最小值(%)
摘要:在本文中,为了解决sige通道鳍片效果晶体管(FinFET)的外延厚度极限和高界面陷阱密度,提出了四个周期的SIGE/SI CHANNEL FINFET。高晶体质量的四个周期堆叠的SIGE/SI多层外延,每个SIGE层的厚度小于10 nm的厚度在Si基板上实现,而没有任何结构缺陷影响,通过优化其外延的生长过程。同时,SIGE层的GE原子分数非常均匀,其SIGE/SI接口很清晰。然后,通过优化其偏置电压和O 2流量,可以通过HBR/O 2/He等离子体实现堆叠的SIGE/SI FIN的垂直文件。引入了四个周期垂直堆叠的SIGE/SI FIN结构后,其FinFET设备在与常规SIGE FINFET相同的制造过程中成功制造。与传统的SIGE通道芬法特(Sige Channel FinFet)相比,它可以达到更好的驱动电流I,子阈值斜率(SS)和I ON /I OFF比率电性能,其SIGE通道的鳍高度几乎等于四个周期的SIGE /SIGE /SIGE /SI频道中的SIGE总厚度。这可能归因于四个周期堆叠的SIGE/SI FIN结构具有较大的有效通道宽度(W EFF),并且在整个制造过程中可以保持质量和表面界面性能更好。此外,首先打开堆叠的SIGE/SI通道的Si通道也可能对其更好的电气性能有所贡献。这个四个周期垂直堆叠的SIGE/SI Channel FinFet设备已被证明是未来技术节点的实用候选人。
摘要:妊娠糖尿病(GDM)是糖尿病的亚型,在预疾病期间发展。在健康的生理范围内管理血糖(BG)可以减少妊娠糖尿病女性的临床并发症。这项研究的目标是(1)开发具有长期短期记忆(LSTM)复发性神经网络模型的基准葡萄糖预测模型,使用从GDM-Health平台收集的时间序列数据,(2)将预测准确性与已发表的结果进行比较,(3)表明,(3)表明,优化的临床审查时间可在降低水平测试的潜在范围内,以降低测量的效果,以降低整体数量的测试和启发。在三种不同的预测方案下,总共使用了1110名患者的1110名患者的190,396 bg读数:BG读数7天,以预测接下来的7或14天14天,以预测14天。Our results show that the optimized BG schedule based on a 7-day observational window to predict the BG of the next 14 days achieved the accuracies of the root mean square error (RMSE) = 0.958 ± 0.007, 0.876 ± 0.003, 0.898 ± 0.003, 0.622 ± 0.003, 0.814 ± 0.009 and 0.845 ± 0.005 for the after-breakfast,后午餐,餐后,早餐前,午餐前和餐前预测。这是第一个机器学习研究,它提出了优化的血糖监测频率,该研究是根据血糖预测的准确性来监测接下来14天的7天。总而言之,堆叠的LSTM模型是捕获时间序列数据模式的有前途的方法,从而准确地预测了BG水平。此外,与使用连续的葡萄糖监测(CGM)读数相比,我们提出的基于纤维葡萄糖测试的模型的准确性与预测准确性相当。使用常规纤维化葡萄糖收集的深度学习模型是针对妊娠糖尿病女性的BG监测的一种有希望,可预测和低成本的解决方案。
摘要 - 这项研究解决了管理糖尿病的更先进诊断工具的必要性,糖尿病是一种慢性代谢疾病,导致葡萄糖,脂质和蛋白质代谢的破坏是由胰岛素活性不足引起的。该研究研究了机器学习模型的创新应用,特别是堆叠的多内核支持向量机随机森林(SMKSVM-RF),以确定它们在识别医疗数据中复杂模式方面的有效性。创新的合奏学习方法SMKSVM-RF结合了支持向量机(SVM)和随机森林(RFS)的优势,以利用其多样性和互补特征。SVM组件实现多个内核来识别唯一的数据模式,而RF组件由决策树组成,以确保可靠的预测。将这些模型集成到堆叠的体系结构中,SMKSVM-RF可以通过优势通过优势来增强分类或回归任务的总体预测性能。这项研究的一个重大发现是引入SMKSVM-RF,它在混淆矩阵中显示出令人印象深刻的73.37%的精度。此外,其召回率为71.62%,其精度为70.13%,值得注意的F1分数为71.34%。这种创新技术显示了增强当前方法并发展为理想的医疗系统的潜力,这表明糖尿病检测方面的一个值得注意的一步。结果强调了复杂的机器学习方法的重要性,并强调了SMKSVM-RF如何提高诊断精度并有助于持续发展医疗保健系统,以实现更有效的糖尿病管理。
抽象的传统超高性能混凝土(UHPC)具有卓越的开发潜力。然而,在整个水泥制造过程中产生了大量的CO 2,这与当前在全球范围内降低排放和保存能量的趋势相反,从而限制了UHPC的进一步发展。考虑到气候变化和可持续性问题,无水泥,环保,碱活化的UHPC(AA-UHPC)材料最近受到了广泛关注。在旨在降低实验工具和人工成本的高级预测技术的出现之后,本研究提供了基于机器学习(ML)算法的不同方法的比较研究,以提出一种基于活跃的学习ML模型(AL-STAKED ML),以预测AA-UHPC的压缩强度。收集了包含284个实验数据集和18个输入参数的数据丰富的框架。对可能影响AA-UHPC抗压强度的输入特征的重要性进行了全面评估。结果证实,在本研究中已经测试过的不同一般实验标本的堆叠式ML-3可用于98.9%的AL-3。主动学习可以提高精度高达4.1%,并进一步增强堆叠的ML模型。此外,通过实验测试引入并验证了图形用户界面(GUI),以促进可比的前瞻性研究和预测。
摘要 — 3D 集成技术在半导体行业得到广泛应用,以抵消二维扩展的局限性和减速。高密度 3D 集成技术(例如间距小于 10 µ m 的面对面晶圆键合)可以实现使用所有 3 个维度设计 SoC 的新方法,例如将微处理器设计折叠到多个 3D 层上。但是,由于功率密度的普遍增加,重叠的热点在这种 3D 堆叠设计中可能是一个挑战。在这项工作中,我们对基于 7nm 工艺技术的先进、高性能、乱序微处理器的签核质量物理设计实现进行了彻底的热模拟研究。微处理器的物理设计被分区并以 2 层 3D 堆叠配置实现,其中逻辑块和内存实例位于不同的层(逻辑位于内存上的 3D)。热仿真模型已校准到采用相同 7nm 工艺技术制造的高性能、基于 CPU 的 2D SoC 芯片的温度测量数据。模拟并比较了不同工作负载条件下不同 3D 配置的热分布。我们发现,在不考虑热影响的情况下以 3D 方式堆叠微处理器设计会导致在最坏情况下的功率指示性工作负载下,最高芯片温度比 2D 芯片高出 12°C。这种温度升高会减少在需要节流之前运行高功率工作负载的时间。但是,逻辑在内存上分区的 3D CPU 实现可以将这种温度升高降低一半,这使得 3D 设计的温度仅比 2D 基线高 6°C。我们得出结论,使用热感知设计分区和改进的冷却技术可以克服与 3D 堆叠相关的热挑战。索引术语 —3D 堆叠、面对面、热
摘要 — 电源模块中的直接键合铜 (DBC) 等基板需要承受足够高的绝缘电压,以提供半导体芯片和冷却系统之间的隔离。当电场超过绝缘材料的临界介电强度时,就会发生局部放电 (PD),并且它通常是电源模块中的关键退化指标。确保在中高压电源模块封装中没有基板 PD 更具挑战性。与简单地增加单个基板绝缘层的厚度相比,堆叠多个基板似乎是实现高绝缘电压的一种有前途的解决方案。本文研究了堆叠基板的 PD 性能,并提出了在堆叠基板中采用图案化中间层以进一步提高绝缘电压。优化了堆叠基板的金属化之间的偏移量,以实现电场和热阻之间的权衡。基于中间层图案化堆叠基板设计开发了10 kV SiC 功率模块,并通过高达 12.8 kVrms 的 PD 测试验证,与传统堆叠基板相比,最大电场降低了 33%。