XiaoMi-AI文件搜索系统
World File Search System下向忆
带有 RF 和光子模块的 SiGe BiCMOS 技术
PIC SOI 晶圆上的附加光子设计层与 BiCMOS BEOL 层一起 LBE 提供局部背面蚀刻模块，用于局部去除硅以提高无源性能（适用于所有技术） TSV 模块是 SG13S 和 SG13G2 技术中的附加选项，可通过硅通孔提供 RF 接地以提高 RF 性能。 MEMRES 基于 SG13S 技术中的电阻式 TiN/HfO 2-x/TiN 开关器件的完全 CMOS 集成忆阻模块。还提供包括布局和 VerilogA 仿真模型的工艺设计套件。 TSV+RDL 模块是 SG12S 和 SG13G2 技术中的附加选项，在 BiCMOS 上提供具有单个重新分布层的 TSV
具有 RF 和光子模块的 SiGe BiCMOS 技术
PIC SOI 晶圆上的附加光子设计层以及 BiCMOS BEOL 层 LBE 局部背面蚀刻模块可用于局部去除硅以提高无源性能（适用于所有技术） TSV 模块是 SG13S 和 SG13G2 技术中的附加选项，可通过硅通孔提供 RF 接地以提高 RF 性能 MEMRES 基于 SG13S 技术中的电阻式 TiN/HfO 2-x/TiN 开关器件的全 CMOS 集成忆阻模块。还提供包括布局和 VerilogA 仿真模型的工艺设计套件。 TSV+RDL 模块是 SG13S 和 SG13G2 技术中的附加选项，在 BiCMOS 上提供带有单个重分布层的 TSV
神经形态计算的物理学
图 1：深度神经网络硬件 (a) 由通过突触（箭头）连接的多层神经元（圆圈）组成的深度神经网络。(b) 连接两层神经元的忆阻交叉阵列 21。插图表示单个忆阻器单元，垂直连接一行和一列。突触前 CMOS 神经元（红色）向行施加电压。每列的输出电流 Ij 是所有输入电压 Vi 乘以忆阻器电导 Gij 的总和。每列的放大器驱动突触后 CMOS 神经元（蓝色）。(c) 由圆形谐振器组成的光学神经网络，将不同波长 λ i 输入（不同颜色）耦合到神经元（灰色）22。突触（橙色方块）和神经激活功能（绿色方块）由相变材料实现。
超常阅读：有效的疗法
版权所有 2002 和 2013 言语和语言障碍中心。保留所有权利。未经 CSLD 事先书面许可，不得以任何形式或任何方式复制本书的任何部分，但指定为“可复制”用于语言课程的页面除外。父母可以复制这些页面供自己的孩子使用，专业人员可以复制这些页面供其客户使用，但不得分发给专业人员或父母团体、学区、学校或诊所。言语和语言障碍中心 310-D South Main Street Lombard, IL 60148 (630) 652-0200 传真 (630) 652-0300 电子邮件：info@csld.org ISBN # 0-9637921-1-3 ___________________________________________________________________ 美国国会图书馆出版品目数据 包括索引。 1. 超忆症：干预策略与资源指南 2. 发育障碍 – 语言障碍 3. 自闭症：PDD _______________________________________________ 美国印刷 第二版
电阻存储器分析和建模的参数提取技术
本文对用于提取电阻开关 (RS) 和建模参数的不同数值技术进行了修订。针对不同的电阻存储技术，计算了常用于估计可变性的置位和复位电压。还介绍了提取串联电阻的方法以及与电荷通量忆阻建模方法相关的参数。研究发现，获得的周期间 (C2C) 可变性取决于所使用的数值技术。这一结果很重要，它意味着在分析 C2C 可变性时，应描述提取技术以对不同的电阻存储技术进行公平比较。除了使用大量不同类型的电阻存储器的实验数据外，我们还采用了动力学蒙特卡罗 (kMC) 模拟来研究构成导电细丝 (CF) 的渗透路径的形成和断裂事件，这些细丝允许在丝状单极和双极器件中进行电阻开关操作。
用于神经形态和模拟计算的全集成忆阻器系统
本最终技术报告详细介绍了 AFRL 拨款 FA8750-18- 2-0122 下取得的成果。该项目的总体目标是开发一个基于忆阻器的神经形态计算硬件平台。在简要介绍背景和原理之后，介绍了技术方法。以下各节总结了设备、阵列和集成系统级别的研究成果。利用我们之前在设备开发和单晶体管单电阻 (1T1R) 阵列集成方面的成就，我们实现了全硬件忆阻多层神经网络，集成了用于并行图像和视频处理的三维 (3D) 忆阻器阵列，并构建了用于时间编码计算的新测试器。我们还开发了新的选择器设备，展示了单选择器单电阻 (1S1R) 阵列集成，展示了储层计算，并提出了扩散和漂移忆阻器的统一紧凑模型。
利用新兴存储设备进行内存计算
内存计算 (IMC) 已成为一种新的计算范式，能够缓解或抑制内存瓶颈，这是现代数字计算中能源效率和延迟的主要问题。虽然 IMC 概念简单且前景广阔，但其实施细节涵盖了广泛的问题和解决方案，包括各种内存技术、电路拓扑和编程/处理算法。本观点旨在提供涵盖 IMC 这一广泛主题的方向图。首先，将介绍内存技术，包括传统的互补金属氧化物半导体和新兴的电阻/忆阻设备。然后，将考虑电路架构，描述其目的和应用。电路包括流行的交叉点阵列和其他更先进的结构，例如闭环存储器阵列和三元内容可寻址存储器。同一电路可能服务于完全不同的应用，例如，交叉点阵列可用于加速神经网络中前向传播的矩阵向量乘法和反向传播训练的外积。本文将讨论实现电路功能多样化的不同算法和记忆特性。最后，本文将介绍 IMC 面临的主要挑战和机遇。
一种用于实现随机二进制尖峰时间相关可塑性的 CMOS-忆阻器混合系统
本文介绍了一个完全实验性的混合系统，其中使用定制的高阻态忆阻器和采用 180 nm CMOS 技术制造的模拟 CMOS 神经元组装了一个 4 × 4 忆阻交叉脉冲神经网络 (SNN)。定制忆阻器使用 NMOS 选择晶体管，该晶体管位于第二个 180 nm CMOS 芯片上。一个缺点是忆阻器的工作电流在微安范围内，而模拟 CMOS 神经元可能需要的工作电流在皮安范围内。一种可能的解决方案是使用紧凑电路将忆阻器域电流缩小到模拟 CMOS 神经元域电流至少 5-6 个数量级。在这里，我们建议使用基于 MOS 阶梯的片上紧凑电流分配器电路，将电流大幅衰减 5 个数量级以上。每个神经元之前都添加了这个电路。本文介绍了使用 4 × 4 1T1R 突触交叉开关和四个突触后 CMOS 电路的 SNN 电路的正确实验操作，每个电路都有一个 5 个十进制电流衰减器和一个积分激发神经元。它还演示了使用此小型系统进行的一次性赢家通吃训练和随机二进制脉冲时间依赖可塑性学习。
基于 2D MoS2 的阈值开关忆阻器用于...
在所有神经网络中，PIKING 神经网络 (SNN) 最忠实地模拟了人脑，并且被认为是处理时间数据最节能的网络。人工神经元和突触是 SNN 的组成部分。最初，SNN 的硬件采用复杂的互补金属氧化物半导体 (CMOS) 电路实现，其中单个神经元或突触由多个晶体管实现，这在面积和能耗方面非常密集 [1]。2008 年忆阻器的发现促进了使用单个双端器件实现人工突触的发展 [2]，[3]。然而，尽管人工神经元同样重要，但使用单个器件实现人工神经元的研究还不够深入。最近，阈值开关忆阻器 (TSM) 器件 [4]、非挥发性忆阻器 [5]、相变材料 (PCM) [6]、基于铁电材料的场效应晶体管 (FET) [7]、[8] 和浮体晶体管 [9] 已被用于演示用于 SNN 的漏电积分激发 (LIF) 神经元。二维材料的忆阻特性为利用这些原子级薄系统实现人工神经元提供了机会，这将实现神经网络硬件的最终垂直扩展 [10]-[12]。H Kalita 等人演示了一种基于 MoS 2 /石墨烯 TSM 的人工神经元，但阈值电压高、开关比低、导通时间短。
功能化纳米粒子自组装纳米器件的分子光开关中的高电导率
摘要：自组装功能化纳米粒子是多种潜在应用的焦点，特别是用于分子级电子设备。这里，我们对 10 纳米金纳米粒子 (NPs) 进行了自组装实验，这些粒子由一层致密的偶氮苯-联噻吩 (AzBT) 分子功能化，目的是构建具有忆阻特性的光可切换设备。我们制造了由 NP 自组装网络 (NPSAN) 组成的平面纳米设备，这些纳米电极与纳米电极接触，纳米电极之间的电极间隙从 30 到 100 纳米不等。我们展示了这些 AzBT-NPSAN 中光诱导的电导可逆切换，创下了高达 620 的“开/关”电导比记录，平均值约为。 30，85% 的器件的比例超过 10。对纳米颗粒表面化学吸附的分子单层之间的界面结构和动力学进行了分子动力学模拟，并将其与实验结果进行了比较。结果表明，接触界面的性质与分子构象密切相关，对于 AzBT 分子，可以通过明确定义波长的光照射在顺式和反式之间可逆地切换。与通过导电 c-AFM 尖端接触的平面自组装单层上进行的实验相比，分子动力学模拟为实验观察到的两个异构体之间开/关电流比降低提供了微观解释。