在采样期间,其中一个模拟输入内部连接到转换器的电容器阵列以存储模拟输入信号。在四个地址位被输入到输入数据寄存器后,转换器立即开始对所选输入进行采样。采样从 I/O CLOCK 的第四个下降沿开始。转换器保持采样模式,直到 I/O CLOCK 的第八个、第十二个或第十六个下降沿,具体取决于数据长度选择。在最后一个 I/O CLOCK 下降沿的 EOC 延迟时间之后,EOC 输出变为低电平,表示采样周期结束并且转换周期已开始。EOC 变为低电平后,可以更改模拟输入而不会影响转换结果。由于从最后一个 I/O CLOCK 的下降沿到 EOC 低电平的延迟是固定的,因此可以以固定速率数字化随时间变化的模拟输入信号,而不会因时序不确定性而引入系统谐波失真或噪声。
注 1:所有值均指 V IL MAX 和 V IH MIN 电平。2:如果 t LOW > t OUT 或 t HIGH > t OUT ,则温度传感器 I 2 C 接口将超时。通信需要重复启动命令。3:此设备可用于标准模式 I 2 C 总线系统,但必须满足要求 t SU:DI MIN。此设备不会延长 SCL 低电平时间。4:作为发送器,该设备提供内部最小延迟时间 t HD:DO MIN ,以桥接 SCL 下降沿 t F MAX 的未定义区域,以避免意外生成启动或停止条件。5:作为接收器,不应在 SCL 下降沿对 SDA 进行采样。SCL 切换为低电平后,SDA 可以转换 t HD:DI。6:I 2 C 快速模式规范或总线频率高达 400KHz 的时序适用于日期代码为 1145 的设备。
P1.0/INT1 45 端口 1:具有替代功能的 8 位开漏双向端口。P1.0/INT1 为外部中断 1,可在脉冲的上升沿和下降沿触发。P1.1/T0 为计数器/定时器 0。P1.2/INT0 为外部中断 0。P1.3/T1 为计数器/定时器 1。P1.6/SCL 为 I 2 C 总线的串行时钟输入。P1.7/SDA 为 I 2 C 总线的串行数据端口。
2.2.2 串行数据 (DATA) DATA 三态引脚用于将数据传入和传出设备。DATA 在下降沿后发生变化,并在串行时钟 SCK 的上升沿有效。在传输过程中,DATA 线必须在 SCK 为高电平时保持稳定。为避免信号争用,微控制器应仅将 DATA 驱动为低电平。需要外部上拉电阻(例如10 kΩ)将信号拉高。(见图 2)上拉电阻通常包含在微控制器的 I/O 电路中。有关详细的 IO 特性,请参阅表 5。(1) 每个 SHTxx 都经过测试,在 25 °C (77 °F) 和 48 °C (118.4 °F) 下完全符合 RH 精度规格 (2) 默认测量分辨率 14 位(温度)和 12 位(湿度)可通过状态寄存器降低到 12 位和 8 位。
ADS5410 是一款 12 位 ADC。其低功耗(360 mW)和 80 Msps 高采样率是使用基于先进低压 CMOS 工艺构建的最先进的开关电容流水线架构实现的。ADS5410 模拟核心主要由 3.3 V 电源供电,消耗大部分电量。数字核心由 1.8 V 电源供电。如果设计中没有 1.8 V 电源,则可以使用 TPS76318 从 3.3 V AVDD 电源获取 1.8 V。为了增加接口灵活性,数字输出电源 (OV DD ) 可设置为 1.6 V 至 3.6 V。ADC 核心由 10 个流水线级和一个闪存 ADC 组成。每个阶段产生 1.5 位。每半个时钟周期,上升沿和下降沿都用于将样本通过管道传播,总共六个时钟周期。
2.2.2 串行数据 (DATA) DATA 三态引脚用于将数据传入和传出设备。DATA 在下降沿后发生变化,并在串行时钟 SCK 的上升沿有效。在传输过程中,DATA 线必须在 SCK 为高电平时保持稳定。为避免信号争用,微控制器应仅将 DATA 驱动为低电平。需要外部上拉电阻 (例如 10 kΩ) 将信号拉高。(见图 2) 上拉电阻通常包含在微控制器的 I/O 电路中。有关详细的 IO 特性,请参阅表 5。(1) 每个 SHTxx 都经过测试,完全符合 25 °C (77 °F) 和 48 °C (118.4 °F) 下的 RH 精度规格 (2) 默认测量分辨率 14 位 (温度) 和 12 位 (湿度) 可以通过状态寄存器降低到 12 位和 8 位。
CS4192 是单片 BiCMOS 集成电路,用于将来自微处理器/微控制器的 10 位数字字转换为互补直流输出。直流输出驱动通常用于车辆仪表板的空心仪表。10 位数据用于直接线性控制仪表的正交线圈,在仪表的整个 360° 范围内具有 0.35° 分辨率和 ± 1.2° 精度。来自微控制器的接口是通过串行外设接口 (SPI) 兼容串行连接,使用高达 2.0 MHz 的移位时钟速率。数字代码与所需的仪表指针偏转成正比,被移入 DAC 和多路复用器。这两个块提供切向转换功能,可将数字数据转换为所需角度的适当直流线圈电压。在 45 ° 、135 ° 、225 ° 和 315 ° 角处,切向算法在仪表运动中产生的扭矩比正余弦算法大约高 40%。这种增加的扭矩减少了由于这些临界角度下的指针下垂而导致的误差。每个输出缓冲器能够为每个线圈提供高达 70 mA 的电流,并且缓冲器由公共 OE 启用引脚控制。当 OE 变为低电平时,输出缓冲器关闭,而芯片的逻辑部分保持通电并继续正常运行。OE 必须在 CS 下降沿之前处于高电平才能启用输出缓冲器。状态引脚 (ST) 反映输出的状态,并且在输出被禁用时处于低电平。串行仪表驱动器具有自我保护功能,可防止发生故障。每个驱动器均受到 125 mA(典型值)过流保护,而全局热保护电路将结温限制在 170°C(典型值)。只要 IC 保护电路检测到过流或过温故障,输出驱动器就会被禁用。驱动器保持禁用状态,直到 CS 上出现下降沿。如果故障仍然存在,输出驱动器将再次自动禁用。
SSI 输出格式 标准 • 空闲状态下,信号线“Data +”和“Clock +”处于高电平 (5 V)。 • 时钟信号首次从高电平切换到低电平时,开始传输数据,其中当前信息(位置数据 (D n ) 和特殊位 (S))存储在编码器中。 ± • 最高位 (MSB) 通过第一个脉冲上升沿应用于编码器的串行数据输出。 • 下一个连续的低位通过每个后续的脉冲上升沿传输。 • 传输最低位 (LSB) 后,数据线切换到低电平,直到单稳态触发器时间 T m 到期。 • 直到数据线再次切换到高电平或时钟暂停时间 T p 到期,才能开始后续数据传输。 • 时钟序列完成后,单稳态触发器时间 T m 通过最后一个脉冲下降沿触发。 • 单稳态触发器时间 T m 决定最低传输频率。
摘要 — 本文详细介绍了时域 (TD) 测试,以直观地了解带通 (BP) 负群延迟 (NGD) 对双线微带电路行为的影响。为了确定 TD 测试期间要使用的输入信号的中心频率和带宽,对电路进行了频域 (FD) S 参数分析。这项初步分析首先借助仿真,然后借助测量进行,结果显示 15 MHz(分别为 8 MHz)频带的 NGD 在 2.345 GHz(分别为 2.364 GHz)左右。为了在 TD 中观察 2.345 GHz 左右的 NGD 影响,使用高斯脉冲整形的 2.345 GHz 正弦载波进行了 TD 实验。在这些 TD 测试中,BP NGD 特征通过输出包络得到验证,输出包络比输入包络提前出现上升沿和下降沿。实验还表明,当输入正弦载波位于锂电路 NGD 频带之外时,输出通常会延迟。
当 CS 为高电平时,TMP121 和 TMP123 会持续将温度转换为数字数据。CS 必须保持高电平至少一个转换时间(最大 320ms)才能更新温度数据。通过将 CS 拉低来启动从 TMP121 和 TMP123 读取温度数据,这将导致任何正在进行的转换终止,并使设备进入模拟关断状态。在模拟关断期间,静态电流降低至 1 µA。一旦 CS 被拉低,在 CS 下降之前来自上次完成的转换的温度数据将被锁存到移位寄存器中,并在 SCK 下降沿的 SO 上输出。16 位数据字首先输出符号位,然后是 MSB。在升高 CS 之前可以读取 16 位字的任何部分。TMP121 和 TMP123 通常需要 0.25 秒才能完成一次转换,在此期间消耗 50 µ A 电流。如果 CS 保持高电平的时间超过一个转换时间周期,则 TMP121 和 TMP123 将进入空闲模式 0.25 秒,仅需要 20 µ A 电流。每 0.5 秒开始一次新转换。图 2 描述了 TMP121 和 TMP123 的转换时序。