XiaoMi-AI文件搜索系统
World File Search System到键合
利用 ... 实现芯片到晶圆键合的替代方法
本文介绍了一种无需依赖载体晶圆即可直接放置芯片到晶圆的替代方法，该方法专门针对混合键合、3DIC 和集成光子学应用而设计。芯片到晶圆键合是异质垂直集成设备制造中的关键工艺，通常涉及在集成到目标晶圆之前将各个芯片放置到载体或处理晶圆上的中间步骤。这种传统方法增加了成本、复杂性、潜在的兼容性问题和工艺步骤。在本研究中，我们提出了一种简化的工艺，消除了对载体晶圆的需求，从而简化了集成并减少了制造步骤。利用大气等离子清洗，我们清洁并激活芯片和目标晶圆的表面，以促进直接放置键合。通过实验验证，我们证明了这种方法的可行性和有效性。我们的研究结果展示了成功的芯片到晶圆键合，界面污染最小，键合强度增强。此外，我们还探讨了大气等离子清洗参数对键合质量的影响，为工艺优化提供了见解。这项研究为芯片到晶圆键合提供了一种有前途的替代方案，提高了垂直集成电路制造的效率和简便性，特别是在混合键合、3DIC 和集成光子学应用领域。
晶圆级封装的光子脱键合
关键词：光子剥离、临时键合和解键合、薄晶圆处理、键合粘合剂 摘要 临时键合和解键合 (TB/DB) 工艺已成为晶圆级封装技术中很有前途的解决方案。这些工艺为晶圆减薄和随后的背面处理提供了途径，这对于使用 3D 硅通孔和扇出晶圆级封装等技术实现异质集成至关重要。这些对于整体设备小型化和提高性能至关重要。在本文中，介绍了一种新颖的光子解键合 (PDB) 方法和相应的键合材料。PDB 通过克服与传统解键合方法相关的许多缺点来增强 TB/DB 工艺。PDB 使用来自闪光灯的脉冲宽带光 (200 nm – 1100 nm) 来解键合临时键合的晶圆对与玻璃作为载体晶圆。这些闪光灯在短时间间隔（~300 µs）内产生高强度光脉冲（高达 45 kW/cm 2 ），以促进脱粘。引言近年来，三维 (3D) 芯片技术在微电子行业中越来越重要，因为它们具有电路路径更短、性能更快、功耗和散热更低等优势 [1]。这些技术涉及异质堆叠多个减薄硅 (Si) 芯片（<100 µm）并垂直互连以形成三维集成电路 (3D-IC) [2]。在现代 3D 芯片技术中，可以使用硅通孔 (TSV) 来代替传统的引线键合技术在硅晶圆之间垂直互连。减薄晶圆使得这些 TSV 的创建更加容易 [3, 4]。为了便于处理薄硅晶圆，需要对硅晶圆进行临时键合。在临时键合工艺中，次级载体晶圆充当主器件晶圆的刚性支撑，并利用两者之间的粘合层将两个晶圆粘合在一起。晶圆粘合在一起后，即可进行背面研磨和后续背面处理。背面处理后，减薄后的晶圆和载体堆叠
先进直接键合的 HVM CMP 工艺开发
简介 直接键合是一种在室温下自发的电介质-电介质键合，通过低温批量退火工艺（200°C – 300°C）实现金属-金属连接（此处为 Cu-Cu 键合）。因此，直接键合工艺对于异质集成具有吸引力，并且与使用焊料的微凸块键合相比具有多种优势 [1, 2]。此外，对于这种无金属帽键合工艺，互连密度和互连缩放限制较少。该技术可以消除电气短路的风险，因为键合过程中不会有焊料从微凸块中挤出，这对于细间距应用至关重要。通过混合键合成功开发晶圆-晶圆键合，导致该技术迅速引入大批量制造 [3]。混合键合互连在 Cu/Cu 界面处表现出出色的可靠性和稳定的微观结构，这已在最近的研究中发表。[4, 5, 6]
晶圆级封装的光子脱键合
2 2401 Brewer Driver，Rolla，MO 65401，美国 * 通讯作者的电子邮件：vikram.turkani@novacentrix.com 摘要 临时键合和脱键合 (TB/DB) 工艺已成为晶圆级封装技术中很有前途的解决方案。这些工艺为晶圆减薄和随后的背面处理提供了途径，这对于使用 3D 硅通孔 (TSV) 和扇出晶圆级封装等技术实现异质集成至关重要。这些对于整体设备小型化和提高性能至关重要。在本文中，介绍了一种新颖的光子脱键合 (PDB) 方法和相应的键合材料。PDB 通过克服与传统脱键合方法相关的许多缺点来增强 TB/DB 工艺。PDB 使用来自闪光灯的脉冲宽带光 (200 nm – 1100 nm) 来脱键合临时键合的晶圆对与玻璃作为载体晶圆。这些闪光灯在短时间间隔（~100 µs）内产生高强度光脉冲（高达 45 kW/cm 2 ）以促进脱粘。通过成功将减薄（<70 μm）硅晶圆从玻璃载体上脱粘，证明了 PDB 在 TB/DB 工艺中的可行性。对减薄晶圆和载体的脱粘后清洁进行了评估。通过每个闪光灯提供均匀、大面积照明（75 mm x 150 mm），并且能够串联灯以增加 PDB 工具的照明面积，PDB 方法为晶圆级和面板级封装技术提供了一种高通量、低成本的脱粘解决方案。关键词光子剥离、闪光灯、临时键合和脱粘、临时键合材料、晶圆级封装。
键合过程参数对储存期间在200°C
电线粘结仍然是微电子包装中的主要互连技术。在过去的三年中，显而易见的是，从AU和Cu线粘合到Cu键合的显着趋势变得显而易见。这是由于一般努力降低诸如AU之类的原材料的制造成本和价格上涨所致。尽管在最近几十年中已经进行了许多研究，但大多数都集中在Au Ball/楔形上。这项研究的结果表明，键合参数，键合质量和可靠性密切相互联系。然而，与AU相比，Cu的不同材料特性（例如对氧化和硬度的依从性）意味着这些见解不能直接传递到Cu键合过程中。因此，有必要进一步研究。本文讨论了在各种键合参数下的键合界面形成的研究。Cu线在AlsICU0.5金属化上键合，并进行了键合参数优化以识别有用的参数组合。根据这种优化，使用低，中和高的美国功率和粘合力的参数组合组装不同的样品。通过剪切测试和HNO 3蚀刻进行了界面分析。在200 c退火168 h和1000 h的设备的横截面上分析了金属相生长。在剪切测试期间，与低键合力和高美国势力的接触倾向于围墙。 粘合力被证明对金属间的形成产生显着影响，而我们的功率仅施加了较小的影响。金属相生长。在剪切测试期间，与低键合力和高美国势力的接触倾向于围墙。粘合力被证明对金属间的形成产生显着影响，而我们的功率仅施加了较小的影响。使用EDX分析退火样品的金属间相形成，并根据相形成动力学进行解释。确定了三个主要的金属间相。2010 Elsevier Ltd.保留所有权利。
协调键合的合成氢键合有机框架的金属有机框架作为模板
由密切包装配体形成的非孔产物。用于比较，金属 - 具有协调键和共价键的有机框架（MOF）和共价有机框架（COF），可以基于网状化学的合理设计和合成。18,19因此，它需要一种新的合成方法来控制HOF的形成并丰富它们的结构多样性。模板合成一直是构建多孔材料（例如MOF和COF）的重要策略。例如，通过合成后的金属化/脱位，20,21金属交换，22 - 24或配体交换25 - 28已被广泛用于获得具有与MOF-emplate相同结构/拓扑的靶向功能MOF。这些模板合成利用了可逆的协调键，这些键可以在合成后的修改过程中破坏和改革。可逆协调键也已用于模板COFS 29和多孔聚合物的合成。30 - 32 Yaghi及其同事证明了一个代表性的例子，这些示例使用了Cu I-苯噻吩会协调部分的可逆形成/断裂来构建具有编织结构的COF。29铜中心在COF结构内的编织上是独立的，并用作将螺纹带入编织模式的模板，而不是更常见的平行排列。可以在不破坏COF结构的情况下去除弱的cu i。这些作品激发了我们使用协调债券指导HOF的组装。要实现协调键指导的HOF合成的设计，基于弱协调键的MOF将为
具有改进的新型晶圆级粘合剂键合...
我们报告了一种通用方法，用于提高软烤 BCB 键合堆栈中键合后晶圆对准精度和 BCB 厚度均匀性。该方法基于新型 BCB 微柱，在键合过程中充当锚点。锚点结构成为键合界面的自然组成部分，因此对键合堆栈的光学、电气和机械性能的干扰最小。我们研究了固定锚点密度和各种锚点高度与粘合剂 BCB 厚度的关系，这些性能也不同。我们证明了对准精度可以提高大约一个数量级，并且该工具可以接近基本的键合前对准精度。我们还证明了该技术对 2 – 16 μ m 的大范围 BCB 厚度都有效。此外，我们观察到，对于 8 – 16 μ m 范围内的 BCB 厚度，厚度不均匀性降低了 2 – 3 倍。
以金属有机骨架为填充物的逆向混合键合
图 29 (a) 每个 I/O 电阻测量的开尔文结构；(b) 键合铜柱的 SEM 横截面 ......................................................................................................... 44 图 30 带 Ru 封盖的 Cu-Cu 键合测试台 ............................................................................. 45 图 31 铜上钌的沉积过程 ............................................................................................. 45 图 32 30 分钟 FGA（合成气体退火）退火后表面 Cu 和 Ru 的百分比 [98] ............................................................................................................. 46 图 33 450°C FGA 退火后，带有针孔的 Ru 表面上的扩散 Cu ............................................................................. 47 图 34 用于研究填充的测试台制造流程 ......................................................................................... 49 (b) 使用 Keyence 7000 显微镜对集成结构进行的顶视图，描绘了顶部芯片上的通孔密度 ............................................................................................................................. 50 图 36 (a) 200 次循环氧化铝 ALD 后扫描 EDX 映射区域的 SEM 图像；(b) 集成结构的顶视图，突出显示了填充覆盖研究区域；(c) EDX 映射结果描绘了铝和氧 pe 的区域 ............................................................................................................................. 51 图 37 200 次循环氧化铝 ALD 后脱粘底部芯片的 FIB 横截面描绘 ............................................................................................................................. 52 图 38 (a) 200 次循环真空清除 ALD 后 EDX 研究的不同区域 - 底部芯片正下方通孔区域（区域 A）、距最近通孔 300 µm 的区域（区域 B）、靠近边缘的区域（区域 C）； (b) 三个 r 中的 Al/Si 比率 ...................................................................................................................................... 52 图 39 (a) 集成结构的对角线切割；(b) 描绘平滑填充区域和无填充的受损区域后集成结构横截面的近视图；(c) 描绘填充高达 300 µm 的横截面的未放大图像 ............................................................................................. 54 图 40 (a) ZIF-8 MOF 化学和结构；(b) 示意图表示 ALD ZnO 和转化为气相沉积 MOF，体积膨胀和间隙填充约为 10-15 倍。 ........................................................................................................................................... 56 图 41 在完全填充芯片到基板间隙后，距离最近通孔 300 µm 的集成结构横截面的 EDX 映射.............................................................................57 图 42 横截面的 SEM 图像显示抛光模具未渗透到通孔和芯片与基板的间隙中，从而使上述结果可信 ............................................................................................. 58 图 43 (a) 测试台示意图，顶部芯片具有通孔 Cu-Cu 键合到底部基板；(b) Cu-Cu 键合测试结构的 SEM 横截面（面 A）；(c) 键合前顶部芯片表面的铜垫/柱（面 B）；(d) 键合前底部芯片表面的带有金属走线的铜柱（面 C） ............................................................................................................................. 59 图 44 20 nm ZnO ALD 后脱键合的底部芯片概览；(b) 通孔下方未沉积填充的区域 ............................................................................................................. 60 图 45 顶部芯片靠近通孔的区域，显示扩散半径为 (a) 572 µm，通孔直径为 240 µm； (b) 75 µm 直径通孔的 364 µm .............................................................. 61 图 46 20 nm ZnO ALD 后的脱粘底部芯片概览，a) 脉冲时间 250 ms 和温度 150°C；(b) 脉冲时间 1 秒和温度 150°C ................................................................................ 62 图 47 反向混合键合的工艺顺序 ............................................................................................. 63 图 48 (a) 1 个 MOF 循环后脱粘底部芯片的概览；(b) 在底部芯片中间观察到的 MOF 晶粒表明已完全渗透............................................................................................................. 64 图 49 靠近底部基板中心的 FIB 横截面，如预期的那样，显示了 500 nm MOF ............................................................................................................................................. 65 图 50 (a) 5 个 MOF 填充循环后脱粘底部芯片的概览；(b)62 图 47 反向混合键合的工艺顺序 .......................................................................................... 63 图 48 (a) 经过 1 个 MOF 循环后，脱键合底部芯片的概览；(b) 在底部芯片中间观察到的 MOF 晶粒表示完全渗透............................................................................. 64 图 49 靠近底部基板中心的 FIB 横截面，如预期的那样显示了 500 nm MOF ............................................................................................................................. 65 图 50 (a) 经过 5 个 MOF 填充循环后，脱键合底部芯片的概览；(b)62 图 47 反向混合键合的工艺顺序 .......................................................................................... 63 图 48 (a) 经过 1 个 MOF 循环后，脱键合底部芯片的概览；(b) 在底部芯片中间观察到的 MOF 晶粒表示完全渗透............................................................................. 64 图 49 靠近底部基板中心的 FIB 横截面，如预期的那样显示了 500 nm MOF ............................................................................................................................. 65 图 50 (a) 经过 5 个 MOF 填充循环后，脱键合底部芯片的概览；(b)
不同引线的键合拉脱力/剪切力分析
[1]《超声波焊接》，第 8 章，载于：《焊接手册》第 9 版第 3 卷，《焊接工艺》，第 2 部分，美国焊接学会，迈阿密，2007 年。[2] AA Fedulova、Yu.A. Ustinov、EP Kotov、VP Shustov 和 ERYavich，《多层印刷电路板技术》，无线电和通信，莫斯科，1990 年（俄罗斯语）。[3] QJ Chen、A. Pagba、D. Reynoso、S. Thomas 和 HJ Toc，《铜线及其他 - 银线是铜的替代品吗？》 , 载于：2010 年第 12 届电子封装技术会议，IEEE，2010 年，第 591-596 页。[4] P. Liu、L. Tong、J. Wang、L. Shi 和 H. Tang，铜线键合技术的挑战与发展，微电子可靠性，2012 年，第 52 卷，第 6 期，第 1092-1098 页。[5] ZW Zhong，使用铜线的引线键合，微电子国际，2009 年，第 26 卷，第 1 期，第 10-16 页。 [6] A. Shah、T. Rockey、H. Xu、I. Qin、W. Jie、O. Yauw 和 B. Chylak，《银线先进引线键合技术》，载于：2015 IEEE 第 17 届电子封装与技术会议 (EPTC)，IEEE，2015 年，第 1-8 页。[7] ZW Zhong，《使用铜线或绝缘线的引线键合概述》，《微电子可靠性》，2011 年，第 51 卷，第 1 期，第 4-12 页。