XiaoMi-AI文件搜索系统
World File Search System容错的
自旋量子比特跨越表面代码阈值的量子逻辑
量子比特的高保真控制对于量子算法的可靠执行和实现容错（即在错误发生前更快地纠正错误的能力）至关重要 1 。容错的核心要求用错误阈值来表示。虽然实际阈值取决于许多细节，但一个共同的目标是众所周知的表面码的约 1% 的错误阈值 2,3 。达到 99% 以上的双量子比特门保真度一直是半导体自旋量子比特的长期主要目标。这些量子比特有望实现扩展，因为它们可以利用先进的半导体技术 4 。这里我们报告了一种基于自旋的硅量子处理器，具有从门集断层扫描中提取的单量子比特和双量子比特门保真度，所有保真度均超过 99.5%。当包括相邻量子比特上的串扰和空闲错误时，平均单量子比特门保真度仍保持在 99% 以上。利用这组高保真门，我们利用变分量子特征值求解算法 5 执行了计算分子基态能量的艰巨任务。半导体量子比特已经突破了双量子比特门保真度 99% 的障碍，在实现容错以及在嘈杂的中型量子设备时代可能的应用方面处于有利地位。
2024 年量子信息知识 (QuIK) 研讨会量子误差校正教程
量子技术利用量子力学定律（对世界最精确的物理描述）来实现全新的信息处理能力。主要的量子技术是量子计算机、量子通信和网络以及量子传感器。虽然这些技术都是从相同的概念发展而来的，但它们的目标和任务却大不相同。在本次研讨会上，我们将主要关注量子计算，其目标是在原子、离子、超导电路和光子等量子力学载体中存储和处理信息。当与环境隔离时，这些载体表现理想，可以无限期地保持信息完整。然而，实际上，它们不断与环境相互作用，导致存储的信息退相干。同样，对这些载体进行外部操纵以计算信息也远非理想，存在精度不足、背景噪声等问题。因此，必须保护存储的信息免受退相干的影响，并确保其处理对设备故障具有耐受性。在量子系统中，这种容错信息处理的最系统方法是使用量子纠错码。在本文中，我们简要概述了量子纠错和容错的基本原理。我们假设读者熟悉经典纠错或信道编码，但可能不熟悉量子信息。目标是为 QuIK'24 研讨会的与会者提供足够的背景知识，以便他们跟上受邀演讲、海报和讨论。虽然这不是对该领域的全面回顾，但我们将为读者提供充足的参考资料，以扩展此处讨论的基础知识。有关量子计算和量子纠错的历史回顾，我们建议读者参考 [1]–[4]。
量子计算简介
讲师电子邮件办公时间和会议链接链接moin qureshi moin@gatech.edu tu tu zoom in zoom ia：ruixi wang rwang655@gatech.edu tbd ta：poulami das poulami das poulami das poulami das poulami ta： dunbar tdunbar8@gatech.edu tbd概述：量子计算承诺为一类重要问题的指数加速。量子计算机已经证明了数十个Qubit的量子计算机，并且预计未来几年的量子计数预计将跨越一百。量子计算是一个跨学科领域到错误校正代码（表面代码或shor代码）到系统和体系结构（内存/微观结构）到编译器和工具（仿真和编程），算法和应用程序。本课程的目的是为CS和ECE的学生提供量子计算的基本背景，并为他们提供编写代码并在实际量子计算机上优化量子程序的技能。本课程将更多地关注量子计算的“计算”方面，并将涵盖量子计算的架构，编译器和应用程序的近期（NISQ计算模型）和长期（容错的量子计算）。Objectives: By the end of this course students will: + Become familiar with 1-qubit and 2-qubit gate operations and gain the ability to build simple quantum circuits + Become familiar with the concepts of superposition and entanglement and be able to analyze quantum state transformations + Understand quantum algorithms (Deutsch-Jozsa, Bernstein Vazirani, Grover, and Shor) and compare effectiveness versus classical算法 +了解噪声问题并分析简单误差校正代码的有效性 +熟悉NISQ计算模型，并执行智能量子映射和误差缓解文本：本课程的材料将从以下内容得出：
量子随机存取存储器入门指南
量子计算 (QC) 在过去十年中发展迅速。随着超导量子比特 [1]、捕获离子量子比特 [2]、光子量子比特 [3]、量子点 [4] 和金刚石氮空位中心 [5] 等量子比特技术的进步，在量子计算机上实现量子算法已成为可能。这也使得量子计算能够应用于机器学习 [6]、金融 [7]、化学 [8]、网络安全 [9] 和先进制造 [10] 等各个领域。量子计算的一个潜在改变是量子随机存取存储器 (QRAM) 的增强，它已显示出为傅里叶变换 [11]、离散对数 [12] 和模式识别 [13]-[15] 等算法提供指数级加速的潜力。 QRAM 也是重要量子算法的关键要求，例如经典数据库的量子搜索 [16]、[17]、哈希和无爪函数的碰撞查找 [18] 以及列表中元素的不同性 [19]、[20]。除此之外，与振幅、角度和基嵌入 [21] 等简单方法相比，QRAM 还可以用作将经典数据加载到量子希尔伯特空间的重要存储元件。现有的 QRAM 文献未能总结 QRAM 的关键方面并以通俗易懂的语言进行解释，而这正是本文的目的。在 [22] 中，作者从容错的角度而非基本解释的角度讨论了各种 QRAM，例如 bucket-brigade QRAM、大宽度小深度 QRAM 和小宽度大深度 QRAM。[23] 概述了 QRAM 在现代 NISQ 系统中的实用性，但有时要完全理解它可能有点深奥。我们为对潜水感兴趣的读者提供简单易懂的 QRAM 评论
论文标题（使用样式
超可靠 FPGA 的超冗余 本文介绍的研究主题是可用于高可靠性数字系统 (HRDS) 的超冗余元件和 FPGA 设备。当前的工作是基于 FPGA 为 HRDS 开发超可靠逻辑元件、存储器元件和缓冲元件，以及它们的仿真和可靠性评估。目标：为一个、两个和三个变量开发容错的 LUT 逻辑元件。开发容错静态随机存取存储器、D 触发器和缓冲元件。在 NI Multisim 中进行仿真以验证性能并估算复杂度和功耗。推导出评估所开发元件和设备的可靠性的公式，并建立与已知三重模块冗余方法的比较图。所用方法包括引入晶体管级冗余、Multisim 中的仿真方法、晶体管数量的数学估计、可靠性计算。得出以下结论：在晶体管级引入冗余并使用串并联电路时，晶体管的数量至少需要增加四倍。已经开发出能够承受一个、两个和三个晶体管故障（错误）的被动故障安全元件和设备。对其有效性进行了评估，表明它们优于多数保留。结论。已经对具有大量冗余的被动容错电路进行了综合和分析，以确保在给定数量的故障（从一到三个）中保留逻辑功能。成本高于作者先前提出的方法中保持功能完整性的成本，但这是值得的。尽管与多数冗余相比冗余度明显更高，但功耗却更低，延迟增加不明显。建议在无法维护的关键应用系统中使用所提出的超容错 FPGA。将来，建议使用桥接电路来考虑晶体管级的冗余问题。关键词：LUT；被动容错系统；可靠性；冗余。
NEBULA：一种用于 SNN 和 ANN 的基于神经形态自旋的超低功耗架构
摘要 — 迄今为止，脑启发式认知计算主要有两种方法：一种是使用多层人工神经网络 (ANN) 执行模式识别相关任务，另一种是使用脉冲神经网络 (SNN) 模拟生物神经元，以期达到与大脑一样高效和容错的效果。前者由于结合了有效的训练算法和加速平台而取得了长足的进步，而后者由于缺乏两者而仍处于起步阶段。与 ANN 相比，SNN 具有明显的优势，因为它们能够以事件驱动的方式运行，因此功耗非常低。最近的几项研究提出了各种 SNN 硬件设计方案，然而，这些设计仍然会产生相当大的能源开销。在此背景下，本文提出了一种涵盖设备、电路、架构和算法级别的综合设计，以构建用于 SNN 和 ANN 推理的超低功耗架构。为此，我们使用基于自旋电子学的磁隧道结 (MTJ) 设备，这种设备已被证明既可用作神经突触交叉开关，又可用作阈值神经元，并且可以在超低电压和电流水平下工作。使用这种基于 MTJ 的神经元模型和突触连接，我们设计了一种低功耗芯片，该芯片具有部署灵活性，可用于推理 SNN、ANN 以及 SNN-ANN 混合网络的组合——与之前的研究相比，这是一个明显的优势。我们在一系列工作负载上展示了 SNN 和混合模型的竞争性能和能源效率。我们的评估表明，在 ANN 模式下，所提出的设计 NEBULA 的能源效率比最先进的设计 ISAAC 高达 7.9 倍。在 SNN 模式下，我们的设计比当代 SNN 架构 INXS 的能源效率高出约 45 倍。 NEBULA ANN 和 SNN 模式之间的功率比较表明，对于观察到的基准，后者的功率效率至少高出 6.25 倍。索引术语 — 神经网络、低功耗设计、领域特定架构、内存技术
用于错误校正的量子计算的2.5D体系结构
摘要 - 电流的近期量子设备在过去几年中显示出巨大的进步，最近以量子至上的演示来达到顶峰。在中期，量子机将需要通过误差校正过渡到更大的可靠性，这可能是通过有希望的技术（例如表面代码），非常适合具有有限的量牌连接性的近期设备。我们发现了量子内存，尤其是在2.5D体系结构中排列的带有transmon Qubits的谐振腔，可以充分地实现具有大量硬件节省和性能/效果增益的表面代码。特别是，我们通过将它们存储在连接到每个Transmon的量子记忆中来虚拟化逻辑量子。令人惊讶的是，在许多记忆中分配每个逻辑量子空心，对容错的影响最小，并导致更有效的操作。我们的设计允许在共享相同物理地址（相同的腔体）之间快速横向应用CNOT操作，该逻辑量子量比标准晶格手术CNOT快6倍。我们开发了一种新颖的嵌入，该嵌入可节省大约10倍的传输中，并从额外的优化紧凑度中节省另外2倍的嵌入。尽管Qubit虚拟化在序列化方面支付了10倍的惩罚，但横向CNOT和区域效率的优势会导致故障耐受性和性能可与便利性2D Transmon-fransmon-fly-lyly架构相当。我们的模拟显示我们的系统可以实现与常规二维网格相当的容错性，同时节省大量硬件。fur-hoverore，我们的体系结构可以以1.22倍的基线速率产生魔术状态，而基线速率给定数量的Transmon Qubt。这是对未来容忍量子计算机的关键基准，因为魔术状态是必不可少的，机器将不断地将它们的大部分资源用于生产它们。该体系结构大大降低了容忍故障量子计算的硬件要求，并将概念验证实验证明的证明证明约为10个逻辑量子，总共只需要11个Transmons和9个附件。索引项 - 量词计算，量子误差校正，量子存储器
基于贝叶斯网络的故障风险分析量子程序
1 简介高效的配电网是当今现代社会的重要组成部分。因此，电网不仅要可靠，还必须具有弹性。因此，对此类系统进行建模以减轻可能发生的故障和停电是一个重要的研究领域 [1]。弹性规划始于可靠性分析。正式地，我们将系统的可靠性定义为该系统在固定条件和指定时间段内运行或执行某种功能的概率。在本研究中，我们将变电站视为配电网的最重要组成部分之一，并且我们知道这些网络中的单元元件故障组合可能导致严重的负载损失。因此，计算最可能的故障模式或涉及较少单个元件的故障模式有助于规划预防性维护 [2]。使用老化模型结合来自元件本身传感器的数据，我们可以计算出配电网中给定元件发生故障的概率。在本研究中，我们根据变电站各个部件（变压器、母线、开关、线路以及保护系统本身）的联合故障概率来计算变电站继续运行的概率。为了处理这种类型的条件概率，我们使用了此类研究中常用的贝叶斯网络模型 [3]。这些模型的困难之处在于它们的高计算复杂度。随着问题规模的增加（在贝叶斯网络的情况下，这以建模问题所需的节点和弧的数量来衡量），经典算法解决这些贝叶斯网络模型所需的时间和计算内存呈指数增长，直到它们的分辨率变得不可行的点 [4]。在这方面，值得注意的是，基于门的量子计算机有望帮助解决量子化学 [5] [6] [7]、机器学习 [8] [9]、金融模拟 [10] [11] [12] [13] 和组合优化应用 [14] [15] 中的问题。正如 Preskill [16] 所预测的那样，具有超过 100 个量子比特的噪声中型量子 (NISQ) 计算机现在已成为现实，并且可能能够执行超越当今经典数字计算机能力的任务，但量子门中的噪声限制了可以可靠执行的量子电路的大小。为了获得这项技术的所有优势，我们将需要更精确的量子门，并最终实现完全容错的量子计算。在本文中，我们评估了这项技术是否也能够帮助进行弹性和故障风险分析。在这一点上，我们可以强调这项工作的主要贡献：• 我们定义了一种新的受限量子贝叶斯网络 (RQBN) 程序，用于对复杂系统的可靠性进行建模。 • 我们评估了该程序执行可靠性分析的可行性，通过调整单个量子电路执行中的镜头数，获得与经典蒙特卡罗方法相同的精度。 • 我们测试了真实量子计算机噪声对模型中元素的影响。 本文提出了一种用于电力配电系统中故障概率传播的量子建模的一般应用程序，以及一种用于计算该模型的程序。 贝叶斯网络以贝叶斯网络为例对几个电力配电系统（特别是典型的变电站和保护系统）进行了建模。 使用经典算法和量子算法计算变电站的故障模式。 我们使用 pomegranate（一个能够实现概率模型的 Python 库）以经典方式解决贝叶斯网络 [17]。 然后，我们考虑使用 Qiskit [18] 在量子领域对贝叶斯网络进行建模和求解，
年度报告 - TIMA 实验室 - 格勒诺布尔阿尔卑斯大学
稳健性和可靠性 许多领域在经典的设计约束列表中都具有功能安全性，例如汽车领域的 ISO 26262 标准。我们的工作旨在改进对可靠性的早期评估。环境干扰引起的错误。目标是降低开发和生产成本，能够在设计的早期阶段准确评估软错误和永久错误的潜在功能影响。我们最近提出了一种跨层故障模拟方法来执行关键嵌入式系统的稳健性评估，该方法基于事务级模型 (TLM) 和寄存器传输级 (RTL) 描述中的故障注入，以在模拟时间和模拟高级故障行为的真实性之间进行权衡。该方法的另一个重要特征是考虑全局系统规范，以便区分实际的关键故障和导致对系统行为没有实际影响的故障。该方法已应用于机载案例研究。2021 年，该方法通过迭代流程得到改进，既可以全局减少故障注入持续时间，又可以随着迭代改进 TLM 模型，从而实现在 TLM 和 RTL 级别注入故障的后果之间的良好相关性。2021 年开始的另一项研究旨在更好地评估（和预测）软件工作负载对微控制器和 SoC 等复杂数字组件可靠性的影响。最终，一个目标是定义一组代表性基准，以便在实际应用程序可用之前对关键系统进行可靠性评估。第一步是开发一种基于适用于多种处理器的虚拟平台的多功能分析工具，与 QEMU 的修改版本相对应。该分析流程已应用于 RISC-V 目标和 Mibench 软件，使我们能够更好地了解软件负载对 SoC 容错的影响。我们提出的指标“似然百分比”表明，使用我们的工具进行高级评估可以非常有效地获得有关程序行为的重要信息，与从参考指令集模拟器和硬件架构获得的结果一致。我们还表明，我们的分析工具使我们能够比较多个程序的行为并表现出特定的特征。主要目标是在 SoC 设计领域传输和应用 RAMS 方法和工具。这些数据有助于理解处理器架构将如何用于每个应用程序，从而了解根据软件负载可以预期的容错级别。我们提出了三个假设，这些假设必须通过更多的程序示例、多个硬件平台的使用以及最终在粒子束下的实际测试来证实。在自动质量或安全保证水平评估领域，我们提出了第一种方法，用于自动提取片上系统内有效和故障状态机的过程。通过此方法自动提取的数据是行为建模和 FMEA（故障模式和影响分析）分析的相关输入。该方法基于一种半自动化方法，用于在单粒子翻转 (SEU) 或触发器卡住的假设下系统地提取数字设计的故障模式。此过程旨在增强人为故障分析，并在复杂设备的质量保证过程中为 RAMS（可靠性、可用性、可维护性和安全性）框架提供输入。已经在 I2C - AHB 系统上进行了实验结果，为对整个 SoC [CI3] 进行完整且更复杂的分析奠定了基础。 由于技术规模扩大和晶体管尺寸越来越小并更接近原子尺寸，上一代 CMOS 技术在各种物理参数中呈现出更多的可变性。此外，电路磨损退化会导致额外的时间变化，可能导致时序和功能故障。为了处理此类问题，一种传统方法是在设计时提供更多的安全裕度（也称为保护带）。因此，使用延迟违规监视器成为必须。放置监视器是一项关键任务，因为设计师必须仔细选择最容易老化且可能成为给定设计中潜在故障点的位置。