XiaoMi-AI文件搜索系统
World File Search System时钟信号
DES加密算法的设计为捆绑
引言近几十年来，对数字系统的需求很大，可以确保信息的机密性，无论是在处理还是数据存储中。举例来说，我们在互联网，银行业务等上进行了采购活动，这些活动需要传输安全性和敏感数据存储。数字系统设计，满足这些安全性限制，需要通信协议并使用加密方法。这些方法基于算术和关注隐藏数据。目前，还关注包括芯片片（SOC）系统设计中的陷阱，尤其是用于军事目的1。例如，密码算法是在软件定义的无线电（军事部门2的战略领域）中强烈应用的。我们还可以提及移动网络物理系统的空中无人机，并在军事行动，包装交付，侦察等中申请。在某些申请中，空中无人机必须高度针对性，因此，保险（如军事销售）应该经常遭受对这些无人机的攻击，因此可以提取一些重要信息3。尽管SOC中实施的加密算法寻求坚固抗拒违反机密数据的尝试，但有许多技术通过物理属性证明可以揭示秘密处理的数据4,5。这些攻击试图在分析的物理特征和处理后的数据之间建立关系。加密系统通常使用秘密加密密钥，从而影响其效率。这类技术被称为侧通道攻击（SCA），该技术根据物理特征提取敏感信息，例如功耗，电磁辐射，处理时间等，从而允许发现通过加密保护的信息。在现代加密系统中，知道关键等同于能够在加密系统上执行操作。已经提出了不同的加密算法来提高数据安全性的可靠性，例如Rivest-Shamir-Adleman（RSA）6，微小的加密算法（TEA）7，高级加密标准（AES）8和数据加密标准标准（DES）9。DES算法成为20世纪后期最受欢迎的算法之一。它是由国际商业机器公司（IBM）开发的，在1970年代的国家安全局（NSA）的一些帮助下。在1977年，它被用作美国机构10,11的信息处理标准。des算法的安全性在于钥匙的大小和在不知道键的情况下解密的难度。DES加密和解密的操作是公共拥有的。由于密钥的大小和涉及64位输入块的置换，DES算法相对较慢。已经为实施加密系统提出了不同的建议，目的是针对硬件攻击的更大可靠性。我们可以在现场可编程栅极阵列（FPGA）12-20或在非常大规模集成（VLSI）（VLSI）21,22中以同步样式（fpga）中的同步样式提及DES算法的实现。在当今使用的深入微米（DSM）MOS技术中，同步电路的实施会导致与全球时钟信号有关的困难，例如，时钟偏斜，时钟分配网络，高电磁发射，低模块化和高噪声。异步样式是解决与全局时钟信号有关的问题的有前途替代方法。在异步风格中，Zhang等人的DES算法实现。23，在准戴式（QDI）类中起作用，在其他作者的作品24-26中，实现了全球异步本地同步（GALS）样式。基于真空微电子的设备中实现的电路具有有趣的特性，例如对温度变化的稳健性，允许高电流以及辐射耐受性27,28。这些电路在空间应用中是可取的，即使它们具有光学或量子样式，也可以很好地适应异步范式。本文提出了一个高性能的DES密码处理器，该处理器是在异步管道结构上合成的，并在FPGA中进行了原型。该提出的体系结构由八个阶段组成，在两相握手协议上运行并捆绑数据，因此每个阶段的数据路径都以常规方式合成，即单轨29。比较[25]的两种设计样式 - 同步管道和多点GALS，提议的异步管道的潜伏期平均降低为66.3％，平均吞吐量的平均增加为14.9％。
ISSCC 2024 - 量子技术集成电路
2 Google Quantum AI，加利福尼亚州戈利塔 超导量子处理器是最先进的量子计算技术之一。基于这些设备的系统已经实现了后经典计算 [1] 和量子纠错协议的概念验证执行 [2]。虽然其他量子比特技术采用自然产生的量子力学自由度来编码信息，但超导量子比特使用的自由度是在电路级定义的。当今最先进的超导量子处理器使用 transmon 量子比特，但这些只是丰富的超导量子比特之一；在考虑大规模量子计算机的系统级优化时，替代量子比特拓扑可能会证明是有利的。在这里，我们考虑对 Fluxonium 量子比特进行低温 CMOS 控制，这是最有前途的新兴超导量子比特之一。图 29.1.1 比较了 transmon 和 Fluxonium 量子比特。 transmon 是通过电容分流约瑟夫森结 (JJ) 实现的，是一种非线性 LC 谐振器，其谐振频率为 f 01，非谐性分别在 4-8GHz 和 200-300MHz 范围内。transmon 有限的非谐性约为 5%，限制了用于驱动量子比特 f 01 跃迁的 XY 信号的频谱内容，因为激发 f 12 跃迁会导致错误。以前的低温 CMOS 量子控制器通过直接 [3,4] 或 SSB 上变频 [5,6] 复杂基带或 IF 包络（例如，实施 DRAG 协议）生成光谱形状的控制脉冲；这些设备中高分辨率 DAC 的功耗和面积使用限制了它们的可扩展性。fluxonium 采用额外的约瑟夫森结堆栈作为大型分流电感。这样就可以实现 f 01 频率为 ~1GHz 或更低的量子比特，而其他所有跃迁频率都保持在高得多的频率（>3GHz，见图 29.1.1）[7]。与 transmon 相比，fluxonium 的频率较低且非谐性较高，因此可以直接生成低 GHz 频率控制信号，并放宽对其频谱内容的规范（但需要更先进的制造工艺）。在这里，我们利用这一点，展示了一种低功耗低温 CMOS 量子控制器，该控制器针对 Fluxonium 量子比特上的高保真门进行了优化。图 29.1.2 显示了 IC 的架构。它产生 1 至 255ns 的微波脉冲，具有带宽受限的矩形包络和 1GHz 范围内的载波频率。选择规格和架构是为了实现优于 0.5° 和 0.55% 的相位和积分振幅分辨率，将这些贡献限制在平均单量子比特门错误率的 0.005%。它以 f 01 的时钟运行，相位分辨率由 DLL 和相位插值器 (PI) 实现，而包络精度则由脉冲整形电路实现，该电路提供粗调振幅和微调脉冲持续时间（与传统控制器不同，使用固定持续时间和精细幅度控制）。数字控制器和序列器可播放多达 1024 步的门序列。图 29.1.2 还显示了相位生成电路的示意图。DLL 将这些信号通过等延迟反相器缓冲器 (EDIB) 后，比较来自电压控制延迟线 (VCDL) 的第一个和第 31 个抽头的信号。这会将 CLK[0] 和 CLK[30] 锁定在 180°，并生成 33 个极性交替的等延迟时钟信号。使用 CLK[30] 而不是 CLK[32] 来确保在 PFD 或 EDIB 不匹配的情况下实现全相位覆盖，这可能导致锁定角低于 180°。一对 32b 解复用器用于选择相邻的时钟信号（即 CLK[n] 和 CLK[n+1]），开关和 EDIB 网络用于驱动具有可选极性的 PI。 PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。PI 单元由多路复用器和限流反相器组成。32 个单元并联组合，所选相位之间的权重由驱动多路复用器阵列的温度计编码的 31b 值设置（第 32 个反相器始终由 CLK[n] 驱动）。相位生成电路具有 11b 控制，可提供实现 0.5° 精度的裕度。图 29.1.3 显示了脉冲整形器原理图。它接收相移时钟并应用可编程幅度和持续时间的矩形包络。SW1 用于门控数字 CW 信号。然后，门控信号由一个电路缓冲和衰减，该电路由可变电阻器 R 0（16 个值，从 10 到 170kΩ）组成，通过 2:1 双调谐变压器连接到 50Ω 负载。该电路将可用功率降低了约 17 至 29dB，同时提供 50Ω 输出匹配并过滤脉冲频谱，为信号包络引入几纳秒的指数上升和下降时间，适用于大量子比特非谐性。R 0 、CP 和 CS 通过 SPI 总线进行编程，以进行静态预调谐。但是，提供了一个 0 至 18dB 衰减器电路，步长为 6dB，用于实时粗调幅度。输出端集成了 SW2，以提供额外的开-关隔离。