XiaoMi-AI文件搜索系统
World File Search System晶体管的
采用原子层沉积封装提高原子层稳定性 $_{\text{2}}$ 这 $_{\text{3}}$ 晶体管的可靠性特性
摘要 — 超薄 In 2 O 3 和其他最近探索的低热预算超薄氧化物半导体已显示出用于后端 (BEOL) 兼容逻辑层和单片 3-D (M3-D) 集成的巨大前景。然而，这些富含缺陷的原子级薄通道的长期稳定性和可靠性尚未得到深入探索。在这里，我们通过室温正偏压不稳定性 (PBI) 和负偏压不稳定性 (NBI) 实验研究了具有 1.2 纳米厚原子层沉积 (ALD) 生长的 In 2 O 3 通道的晶体管的长期可靠性。观察到的行为很大程度上可以用陷阱中性能级 (TNL) 模型来解释。已经开发出一种减少参数漂移的方法，使用顺序封装并通过 O 2 等离子体处理进行 VT 工程。经过处理后，正、负栅极偏压应力下的长期 VT 偏移幅度均有所降低，而负偏压应力下的其他晶体管参数也趋于稳定。在所有情况下，亚阈值摆幅 (SS) 都不会随时间而变化，这表明应力引起的界面缺陷形成于导带下方很远的地方（如果有的话）。
基于单壁碳纳米管场效应晶体管的超灵敏 NO2 气体传感器：从 ppm 到 ppb 级的监测
这是一篇在接受后经过改进的文章的 PDF 文件，例如添加了封面和元数据，以及格式化以提高可读性，但它还不是最终的记录版本。此版本在以最终形式发布之前将经过额外的文字编辑、排版和审查，但我们提供此版本是为了让文章尽早可见。请注意，在制作过程中，可能会发现可能影响内容的错误，并且适用于期刊的所有法律免责声明均适用。
LAB03：MOSFET 实验室 - andrew.cmu.ed
开发微电子电路时，一个常见的设计范例是“标准单元”的概念。由于 PMOS 和 NMOS 晶体管在集成电路上的制造方式，微电子电路设计人员将每种晶体管类型放在自己的行中会很有帮助。由于 PMOS 晶体管的源极通常连接到正电源轨或另一个 PMOS 晶体管的漏极，因此将所有 PMOS 放在顶行很有帮助（见图 2）。相反，NMOS 晶体管的源极几乎总是连接到另一个 NMOS 的漏极或接地。这就是为什么 NMOS 晶体管总是在底部的原因。
通道宽度对顶门自我对准的Coplanar Igzo薄膜晶体管的电气性能降解的定量分析
Dong-Ho Lee 1 , Hwan-Seok Jeong 1 , Yeong-Gil Kim 1 , Myeong-Ho Kim 2 , Kyoung Seok Son 2 , Jun Hyung Lim 2 , Sang-Hun Song 1,* , and Hyuck-In Kwon 1,* Abstract —In this study, a quantitative analysis was conducted on the effects of channel width on electrical performance degradation induced by self-heating stress (SHS) in顶门自我对准的共蓝淀粉锌氧化物（IGZO）薄膜晶体管（TFTS）。从SHS之前和之后获得的转移和电容 - 电压曲线，我们透露，TFT的电性能沿通道长度方向不均匀地降解，并且该降解的程度在具有较宽通道宽度的TFT中更为显着。在制成的Igzo TFT中，SHS下的阈值电压偏移（δVTh）主要归因于Igzo活性区域的浅供体状态的密度和受体样的深状态的增加，并且电子陷入了Sio X Gate Patectric中的快速和慢速陷阱。此外，我们使用基于状态δVTh Th Th的TFTs的TFTS的子仪密度来进行SHS诱导的δv Th起源于每个降解机制。尽管每种降解机制的每一个δv th都随着通道宽度的增加而增加，但增加了电子捕获到Sio X Gate中的慢陷阱
一种具有增强驱动能力的新型沟槽型三栅极晶体管
摘要 — 本文介绍了 40 nm 嵌入式非易失性存储器技术中新型高密度三栅极晶体管的设计、实现和特性。深沟槽用于集成与主平面晶体管并联的两个垂直晶体管。由于内置沟槽，所提出的制造工艺增加了晶体管的宽度，而不会影响其占用空间。平面 MOS 结构的电压/电流特性与新型三栅极晶体管的特性进行了比较。新架构提供了改进的驱动能力，导通状态漏极电流是其等效标准 MOS 的两倍，并具有较低的阈值电压，适用于低压应用。最后，在工作电压范围内验证了栅极氧化物和结的可靠性。索引术语 — 多栅极晶体管、MOS 器件、沟槽晶体管、驱动能力、闪存。
一种用于安全地体内放大电生理信号的电解质门控有机晶体管的新型偏置方案
肿瘤切除术中神经活动的监测、神经外科手术[6–8]中慢性植入物中癫痫病灶的识别[9–11]以及神经假体。[12–17]为了在保留大量任务相关信息的同时尽量减少侵入性，人们对皮层电图 (ECoG) 和微皮层电图 (μ ECoG) 技术进行了广泛的研究。[18–22]对于皮层内微电极，由于与信号源的距离增加，ECoG 和 μ ECoG 都表现出一些固有的局限性。[23]此外，由于电极小型化和随之而来的阻抗增加，μ ECoG 会受到噪声增强的影响。[24,25]在这种情况下，脑记录将从原位第一级信号放大策略中受益匪浅。在克服这些限制的各种策略中，半导体技术已用于神经生理学应用。无机场效应晶体管已成功证明可作为体外生物电活动传感器，[26–28] 但它们在体内的应用受到无机半导体的化学和机械特性的限制，尤其是暴露于水环境时。[29] 这使得无机晶体管沦为微电极集成多路复用器的角色。[30]
通过器件结构设计提高Si-GaN单片异质集成共源共栅场效应晶体管的击穿电压
摘要 — 本工作研究了影响采用转移印刷法制备的Si-GaN单片异质集成Casccode FET击穿电压的因素。这两个因素是Si器件的雪崩击穿电阻和SiN电隔离层的厚度。设计了Si MOSFET和Si横向扩散MOSFET（LDMOSFET）两种器件结构，研究了Si器件的雪崩击穿电阻对Cascode FET击穿特性的影响。分析了SiN电隔离层厚度的影响。最后，单片集成Cascode FET的击穿电压达到了770 V。索引术语 — 单片异质集成；Cascode FET；击穿电压；LDMOS；极化电荷。
