在本文中,我们考虑了对于 D2W 键合,封装集成商可以使用几种键合技术,从焊球到底部填充 TCB 和混合键合。讨论了各种特定的应用差距和技术载体,以强调 HVM 的采用目前还不是交钥匙工程,而与一直占主导地位的成熟引线键合相比,该技术似乎非常年轻。由于特定外形封装尺寸或设备应用对性能的要求很高,代工封装公司或使用内部封装工艺的大型半导体制造商,因此采用年轻的技术需要仔细规划,以解决潜在的差距和障碍,以实现具有成本效益、高产量和可扩展的技术。I/O 密度将受到关键因素的限制,例如键合对准精度、焊盘或凸块尺寸和金属界面、晶圆或载体晶圆形状/翘曲、如果采用了 CMP 技术,界面均匀性、退火和 DT 限制、底部填充特性、凸块金属选择、应力诱导裂纹形成;必须谨慎处理此处未考虑的其他差距和风险,以确保
ST Microelectronics 和 LETI:S. Lhostis、A. Farcy、E. Deloffre、F. Lorut 等人在拉斯维加斯电子元件和技术会议 ECTC 上发表演讲(2016 年)。
T. Wernicke、B. Rebhan、V. Vuorinen、M. Paulasto-Krockel、V. Dubey、K. Diex、D. Wünsch、M. Baum、M. Wiemer、S. Tanaka、J. Froemel、KE Aasmundtveit、HV Nguyen、V. Dragoi
为了分析 UBM 疲劳,使用热机械有限元模拟研究了圆形衬垫界面处的载荷。由于 Hutchinson 和 Sou [15] 推断出拉伸法向载荷的界面韧性远低于剪切载荷,因此重点关注法向载荷。模拟研究了 T = -40°C 至 125°C 的温度范围。在低温下 (T = -40°C) 存在最高的拉伸法向载荷。这可以通过焊球材料在低温下蠕变减少 [16] 来解释,这会导致更高的弹性应力。此外,在低温下可以检测到焊球的倾斜。倾斜是由 PCB 和封装的 CTE 不匹配引起的。因此,拉伸法向应力位于界面朝向封装周边的一侧(见图 3)。图 3 中的色标直观地显示了拉伸和压缩应力的定性分布。这些模拟结果与分层实验结果相一致(见图 1):在焊盘的相同外部区域也发现了分层。
8 三星电子有限公司三星先进技术研究所 (SAIT),韩国水原 16678 gwanlee@snu.ac.kr 摘要 (Century Gothic 11) 通过化学气相沉积 (CVD) 在具有外延关系的晶体基底(例如 c 面蓝宝石)上合成了晶圆级单晶过渡金属二硫属化物 (TMD)。由于 TMD 外延生长的基底有限,因此需要将转移过程转移到所需的基底上进行器件制造,从而导致不可避免的损坏和皱纹。在这里,我们报告了通过过渡金属薄膜的硫属化在超薄 2D 模板(石墨烯和 hBN)下方的 TMD(MoS 2 、MoSe 2 、WS 2 和 WSe 2 )的异轴(向下排列)生长。硫族元素原子通过石墨烯在硫族化过程中产生的纳米孔扩散,从而在石墨烯下方形成高度结晶和层状的TMD,其晶体取向排列整齐,厚度可控性高。生长的单晶TMD显示出与剥离TMD相当的高热导率和载流子迁移率。我们的异轴生长方法能够克服传统外延生长的衬底限制,并制造出适用于单片3D集成的4英寸单晶TMD。参考文献 [1] Kang, K. 等。具有晶圆级均匀性的高迁移率三原子厚半导体薄膜。Nature 520 , 656-660 (2015).[2] Liu, L. 等。蓝宝石上双层二硫化钼的均匀成核和外延。Nature 605 , 69-75 (2022) [3] Kim, K. S. 等人。通过几何限制实现非外延单晶二维材料生长。Nature 614 , 88-94 (2023)。
随着芯片尺寸的缩小,晶圆级封装 (WLP) 正成为一种有吸引力的封装技术,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出晶圆级封装 (FOWLP) 设计的进步,这种先进技术已被证明是一种比扇入 WLP 更理想、更有前景的解决方案,因为它具有更大的设计灵活性,具有更多的输入/输出 (I/O) 和更好的热性能。此外,与倒装芯片封装相比,FOWLP 具有更短、更简单的互连,具有卓越的高频性能。eWLB(嵌入式晶圆级 BGA)是一种 FOWLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用。它还可能发展成各种配置,并基于超过 8 年的大批量生产,具有经过验证的产量和制造经验。本文讨论了 eWLB 在汽车应用中的强大板级可靠性性能方面的最新进展。将回顾一项实验设计 (DOE) 研究,该研究通过实验结果证明了改进的板内温度循环 (TCoB) 性能。我们计划进行多项 DOE 研究,并准备了测试载体,变量包括焊料材料、阻焊层开口/再分布层 (RDL) 设计的铜焊盘尺寸、铜 (Cu) RDL 厚度和凸块下金属化 (UBM) 以及印刷电路板 (PCB) 上的铜焊盘设计 (NSMD、SMD)。通过这些参数研究和 TCoB 可靠性测试,测试载体通过了 1000 次温度循环 (TC)。菊花链测试载体用于在行业标准测试条件下测试 TCoB 可靠性性能。
在减小移动设备外形尺寸和增加功能集成度方面,晶圆级封装 (WLP) 是一种极具吸引力的封装解决方案,与标准球栅阵列 (BGA) 封装相比具有许多优势。随着各种扇出型 WLP (FOWLP) 的进步,与扇入型 WLP 相比,它是一种更优化、更有前景的解决方案,因为它可以在设计更多输入/输出 (I/O) 数量、多芯片、异构集成和三维 (3D) 系统级封装 (SiP) 方面提供更大的灵活性。嵌入式晶圆级球栅阵列 (eWLB) 是一种扇出型 WLP,可实现需要更小外形尺寸、出色散热和薄型封装轮廓的应用,因为它有可能以经过验证的制造能力和生产良率发展为各种配置。eWLB 是一种关键的先进封装,因为它具有更高的 I/O 密度、工艺灵活性和集成能力。它有助于在一个封装中垂直和水平地集成多个芯片,而无需使用基板。结构设计和材料选择对工艺良率和长期可靠性的影响越来越重要,因此有必要全面研究影响可靠性的关键设计因素。
1. 莱斯大学电气与计算机工程系,美国德克萨斯州休斯顿 77005 2. 莱斯大学应用物理项目,美国德克萨斯州休斯顿 77005 3. 莱斯大学生物工程系,美国德克萨斯州休斯顿 77005 4. 贝勒医学院神经科学系,美国德克萨斯州休斯顿 77030 摘要