摘要:氮化铝 (AlN) 是少数具有优异导热性的电绝缘材料之一,但高质量薄膜通常需要极高的沉积温度 (>1000°C)。对于密集或高功率集成电路中的热管理应用,重要的是在低温 (<500°C) 下沉积散热器,而不会影响底层电子设备。在这里,我们展示了通过低温 (<100°C) 溅射获得的 100 nm 至 1.7 μ m 厚的 AlN 薄膜,将其热性能与其晶粒尺寸和界面质量相关联,我们通过 X 射线衍射、透射 X 射线显微镜以及拉曼和俄歇光谱对其进行了分析。通过反应性 N 2 的分压控制沉积条件,我们实现了 ∼ 600 nm 薄膜热导率 ( ∼ 36 − 104 W m − 1 K − 1 ) 的 ∼ 3 × 变化,上限范围代表室温下此类薄膜厚度的最高值之一,尤其是在低于 100°C 的沉积温度下。还可以从热导率测量中估算出缺陷密度,从而深入了解 AlN 的热工程,可针对特定应用的散热或热限制进行优化。关键词:热导率、氮化铝、生产线后端、热传输、溅射沉积、低温、电力电子
随着相关应用领域的扩大,人们对 AlN 基 III 族金属氮化物半导体合金(如 (Al,Ga)N 和 (Al,In,Ga)N)的关注度也与日俱增。首先,人们之所以对它们感兴趣,是因为它们具有可调特性,可用于发光二极管 (LED) 和其他光电应用 [1],并且具有宽带隙 (WBG) 半导体特性,可用于射频 (RF) 和电力电子应用中的高电子迁移率晶体管 (HEMT)。[2] 2009 年,首次有报道称在 AlN 中添加钪可显著提高压电响应 [3],并很快被用于压电薄膜器件,如手机中的薄膜体声波谐振器 (FBAR)。 [4] 最近有关 Al 1-x Sc x N(x ≥ 0.1)的铁电性的报道,作为第一种纤锌矿铁电材料,引起了进一步的科学兴趣[5,6],也引起了作为混合逻辑存储器设备候选者的重大技术兴趣。
基于MOSFET的集成电路和基于TFT的平板显示器是全球最大的两个微电子产业。前者的总体趋势是将器件尺寸缩小到纳米级;后者的趋势是将产品尺寸增加到几米。薄膜对于器件的性能和可靠性至关重要。除了严格控制几何形状、轮廓和产量外,成功的制造工艺还必须满足三个基本要求:大面积、高产量和低温。等离子体工艺,即等离子体增强化学气相沉积(PECVD)、等离子体蚀刻(PE)/反应离子蚀刻(RIE)和溅射沉积,已被证明能有效满足上述要求。虽然对纳米和千兆级微电子的要求截然不同,但它们可以通过基于基本等离子体物理和化学描述复杂的工艺-材料-器件关系来实现。在本次演讲中,将给出使用PECVD工艺操纵体膜和界面特性以获得优化的器件特性的示例。此外,还将讨论在等离子蚀刻工艺中实现高蚀刻选择性、倾斜边缘轮廓和最小化辐射对晶体管的损伤的原理。此外,还将回顾高结晶温度、用于栅极电介质的非晶亚纳米 EOT 高 k、纳米晶体嵌入非易失性存储器以及通过溅射沉积法制备的新型固态白炽发光器件。创新方法(例如新的基于等离子的室温铜蚀刻工艺)可以解决当前行业以及未来半导体制造中的许多挑战性问题。
溅射沉积如图1所示,溅射沉积过程是通过用离子轰击所需沉积材料的目标来完成的。事件离子在目标内引发碰撞级联。当级联反应以足够的能量克服表面结合能到达目标表面时,可以弹出原子。溅射室的示意图如图2所示。电场将传入的气体电离(通常是氩气)。阳性离子轰击靶(阴极)和溅射原子在底物上(阳极)。可以加热底物以改善键合。溅射产量(即从每个入射离子射出的原子的平均原子数)取决于几个参数,包括相对于表面的离子入射角,离子的能量,离子和靶原子的相对质量以及靶原子的表面结合能。虽然影响溅射的相对较大的数字参数使其成为一个复杂的过程,但具有如此多的控制参数可以对所得膜的生长和微观结构进行很大程度的控制。各向异性的晶体靶材料,晶格相对于靶表面的方向影响溅射产量。在多晶溅射目标中,以不同速率的不同方向溅射的晶粒。这可能会影响沉积薄膜的均匀性。一个关键控制参数是目标材料中纹理的均匀性。图3显示了铜单晶溅射产量的各向异性(Magnuson&Carlston,1963年)。所有面部中心材料的一般趋势均具有:S(111)> s(100)> s(110)。
摘要 物理气相沉积 (PVD) 系统广泛应用于半导体制造行业,既用于晶圆厂的前端应用,也用于器件封装厂的后端应用。在扇出型晶圆级封装 (FOWLP) 和扇出型面板级封装 (FOPLP) 中,溅射沉积的 Ti 和 Cu 是构建电镀铜重分布层 (RDL) 的基础。对于这些 RDL 阻挡层/种子层,PVD 集群工具(自 20 世纪 80 年代中期以来广泛使用的晶圆传送架构)是当前先进封装中的记录工艺 (POR);然而,这些工具通常在晶圆传送受机器人限制的条件下运行,每小时传送约 50 片晶圆,这限制了总体吞吐量并极大地影响了溅射沉积步骤的拥有成本 (COO),因为中央处理机器人忙于从 Ti PVD 模块到 Cu PVD 模块的传送,除了特定的传送之外没有机会做任何其他事情。
利用 5G 延迟优势实现的 VCSEL 应用部署可以通过使用商业化技术来遵循行业发展时钟速度而受益。[1] 根据功率输出,VCSEL 器件可以根据沉积材料厚度和结构进行大致分类。[2] 本研究量化了与参考金属化膜铝最相关的双层结构特征,以便有效使用。它基于这些发现探索了成功使用常见金属氧化物绝缘体 (SiO 2 / Al 2 O 3 ) 双层处理所需的多元优化,各向同性溅射沉积厚度为 100nm 至 250nm。提出了一个表征关键变量的模型。此外,它还介绍了一种新的高温双层工艺,使用负像抗蚀剂,能够在高温绝缘体沉积期间保持稳定性。本研究确定了制造成功双层的尺寸目标,用于溅射绝缘体,适用于工艺优化,以促进不断发展的 III-V 应用。介绍
关键词:GaN、焊料、AuSn 焊料、溅射、共晶、芯片粘接摘要对于 GaN MMIC 芯片粘接,经常使用 80%Au20%Sn 共晶焊料。通常的做法是使用预制件 AuSn 将芯片粘接到 CuW 或其他一些基板上。在此过程中,操作员可能需要将预制件切割成芯片尺寸,然后对齐预制件、芯片和基板。由于操作员需要同时对齐三个微小部件(预制件、芯片和基板),因此这是一个具有挑战性的过程,可能需要返工。此外,预制件厚度为 1mil(在我们的例子中),这可能导致过量的焊料溢出,需要清理,因为它会妨碍其他片外组装。整个芯片粘接过程可能很耗时。在本文中,我们描述了一种在分离芯片之前在 GaN 晶圆上使用共晶成分溅射靶溅射沉积共晶 AuSn 的方法。它消除了预制件和芯片的对准,并且不会挤出多余的 AuSn。通过使用共晶溅射靶,它还可以简化靶材制造。下面给出了芯片粘接结果。引言宽带微波 GaN MMIC 功率放大器在国防和通信应用中具有重要意义。随着设备性能的提高,芯片粘接变得非常重要,因为它会极大地影响 MMIC 的热预算。80%Au/20%Sn 焊料已用于半导体应用超过 50 年,通常作为冲压预制件。然而,由于需要将 MMIC 芯片中的多个小块和焊料预制件对准到载体上,因此芯片粘接过程可能很繁琐且耗时。在芯片分离之前在整个晶圆上溅射沉积 AuSn 将大大简化芯片粘接过程。然而,溅射的 AuSn 成分对于正确的焊料回流至关重要。由于 Au 和 Sn 的溅射产率不同,AuSn 溅射靶材的化学性质和沉积的 AuSn 薄膜之间存在显著的成分变化 [参考文献 1]。下图 1 显示了 Au-Sn 相图。通过仔细控制溅射参数(功率、压力和氩气),我们能够从共晶成分溅射靶中沉积共晶 AuSn。制造共晶成分溅射靶要容易得多/便宜得多。
抽象过渡金属二甲化合物(TMD)分层半导体在光子,电子,光电和传感器设备的设计中具有巨大的潜力。然而,从近红外(NIR)到短波长红外(SWIR)的TMD的子频率光吸收不足以超出带隙极限。在此,我们报告说,MOS 2 /AU异质结构的子频率光响应可以通过所采用的电极制造方法进行牢固调节。我们在MOS 2 /AU异质结构中观察到多达60%的亚带gap吸收,其中包括杂交界面,其中通过溅射沉积应用了AU层。sub-Bandgap光的吸收大大增强是由于MOS 2和AU形成的平面腔。因此,可以通过改变MOS 2层的厚度来调整吸收光谱。在SWIR波长范围内的光电流增加,由于吸收增加而增加,这意味着可以从可见到SWIR的宽波长检测。我们还以1550 nm的激发波长达到了快速的光响应(〜150 µs)和高响应性(17 mA W -1)。我们的发现展示了一种使用金属电极工程的光学性质调制方法,并在宽带2D材料中实现SWIR光电进行。
自主实验已成为加速材料发现速度的有效方法。尽管自主合成仪器在分子和聚合物科学、混合材料溶液处理和纳米颗粒领域已变得流行,但用于物理气相沉积的自主工具的例子却很少,但对半导体行业却很重要。在这里,我们报告了一种自主工作流程的设计和实施,用于溅射沉积具有受控成分的薄膜,利用由 Python、光发射光谱 (OES) 和贝叶斯优化算法定制控制的高度自动化溅射反应器。我们将通过 X 射线荧光测量的薄膜成分建模为在 N 2 和 Ar 气氛中从元素 Zn 和 Ti 靶共溅射期间监测的等离子体发射线的线性函数。由 OES 提供信息的贝叶斯控制算法通过最小化所需和测量的光发射信号之间的绝对误差来导航溅射功率空间以制造具有用户定义成分的薄膜。我们通过自主制造 Zn x Ti 1 − x N y 薄膜验证了我们的方法,这些薄膜与目标阳离子成分的偏差相对为 ± 3.5%,即使对于 15 纳米的薄膜也是如此,这表明所提出的方法可以可靠地合成具有特定成分的薄膜,并且人为干扰最小。此外,所提出的方法可以扩展到更困难的合成实验,其中等离子体强度线与压力呈非线性关系,或者元素粘附系数与基板温度密切相关。