XiaoMi-AI文件搜索系统
World File Search System界面层
开发由WO 3纳米颗粒增强的高压型SNBI合金焊料，用于通过热键连接Cu底物
WO 3纳米颗粒具有不同的载荷量（0.25至1.00 wt％），将SN – BI合金（10 wt％和20 wt％bi）机械混合45分钟。SN – BI纳米复合粉末与通量混合物混合，形成焊料。使用焊料糊状物将带有不同WO 3纳米颗粒的焊料粘贴沉积在纯Cu板上，并在275°C下加热180 s。研究了WO 3纳米颗粒对SN – 10 wt％BI焊料/Cu和Sn – 20 wt％BI焊料/CU焊接接头的微观结构，界面和粘结强度的影响。在两种焊料合金中添加较低量的WO 3纳米颗粒（0.25 wt％）都改善了其微结构和润湿性。向焊料中添加少量的0.25和0.50 wt％WO 3纳米颗粒将焊料基质中的粗伸长BI结构更改为细球形状，并形成了不连续的界面层，没有裂纹和/或微杆子。将0.25 wt％WO 3纳米颗粒添加到Sn – 20 wt％BI焊料中，将剪切强度提高到42.25 MPa，伸长率提高到7.1％，与普通之一的值相比，分别描绘了31.66％和208.70％的增加。
优化氟 - 丙烯基共聚物电解质的优化设计可实现4.7 V高压固体锂金属电池
提高充电电压并采用高容量的阴极（如锂钴氧化物（LCO））是扩大电池容量的有效策略。高压将揭示主要问题，例如电解质的低界面稳定性和弱电化学稳定性。从物质基因工程设计的角度设计高性能固体电解质至关重要。在这种情况下，构建了稳定的SEI和CEI界面层，并通过聚合物分子工程产生了4.7 V高压固体共聚物电解质（PAFP）。As a result, PAFP has an exceptionally broad electrochemical window (5.5 V), a high Li + transference number (0.71), and an ultrahigh ionic conductivity (1.2 mS cm − 2 ) at 25 ° C. Furthermore, the Li||Li symmetric cell possesses excellent interface stability and 2000 stable cycles at 1 mA cm − 2 .LCO | PAFP | LI电池在1200个周期后具有73.7％的保留能力。此外，它在高充电电压为4.7 V时仍然具有出色的循环稳定性。上面的这些特性还允许PAFP在高负载下稳定运行，显示出极好的电化学稳定性。此外，提出的PAFP提供了对高压抗性固体聚合物电解质的新见解。
ge n通道MOSFET具有ZRO2介电的MOSFET，可实现改善的迁移率
锗（GE）表现出较高的载流子迁移率和较低的加工温度的优势。这些使GE成为超老式CMOS逻辑设备和薄膜晶体管（TFTS）的应用，作为三维集成电路中的顶层[1-3]。在过去的几年中，针对GE P通道金属 - 氧化物 - 氧化物 - 氧化物 - 氧化物 - 局部效果晶体管（MOSFET）的表面钝化，栅极介电和通道工程的巨大努力已有助于显着改善设备的电气性能。但对于GE N-通道MOSFET，低有效载体迁移率（μEFF）极大地限制了晶体管的性能。各种表面钝化技术，包括SI钝化[1]，氧化后血浆[4]和INALP钝化[5]和几种高κ电介质，包括HFO 2，ZRO 2，ZRO 2 [6-8]，Y 2 O 3 [9]和LA 2 O 3 [10]，已在GE NMosfets中探索。证明，与GE通道集成的ZRO 2电介质可以提供强大的界面，因为GEO 2界面层可以反应并与ZRO 2层反应[7]。在GE P通道晶体管中有一个不错的孔μEFF[6-8]，而其对应物仍有很大的改善电子μEFF。
PM6的性能：Y6有机太阳能使用SCAPS模拟
在这项研究中，具有活性层的有机太阳能电池（OSC），非富烯烯（NFA）Y6作为受体的多种混合物，以及供体PBDB-T-2F作为供体的供体，通过一维太阳能能力模拟（SCAPS-1D）的一维太阳能（SCAPS-1D）模拟了这种类型的polimer-iC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC-IC的型号模拟。活动层。pfn-br界面层固定在OPV设备中，可提供总体增强的开路电压，短路电流密度和填充因子，从而显示设备的性能。PEDOT：PSS是一种电导性聚合物溶液，由于其较强的孔亲和力，良好的热稳定性，高功能和高透明度在可见范围内，它已在太阳能电池设备中广泛使用作为孔传输层（HTL）。有机太阳能电池的结构是ITO/PEDOT：PSS/BTP-4F：PBDB-T-2F/PFN-BR/AG。首先，将活动层厚度优化为100 nm；之后，活动层厚度最高为900 nm。这些模拟的结果表明，活动层厚度可能明显达到500 nm，然后随着600 nm的活性层的增加而降低，还注意到短路电流和填充因子随着600 nm的增加而增加，而填充层则从600 nm的增加，而开放电压电路则随着活性层的增加而增加。最佳厚度为500 nm。
通过 MOCVD 处理的非晶态氧化铝涂层有效、持久地保护 Ti6242S 钛合金免受高温氧化
钛合金具有极高的强度重量比，可用于多种关键的支持技术。然而，它们在严酷环境中的使用面临着其有限的抗高温氧化性能的挑战。为了解决这个问题，本研究采用金属有机化学气相沉积 (MOCVD) 方法在 Ti6242S 合金表面涂覆致密的非晶态氧化铝 AlzO 3 涂层，涂层成分包括三丙醇铝 ATI 和二甲基铝异丙醇 (DMAI)。等温氧化试验表明，与裸露材料相比，涂层 Ti6242S 试样的质量增益抛物线速率常数降低了两个数量级。DMAI Al 2 O 3 涂层合金在 600 °C 下经过 5000 小时的长时间氧化，重量增加 0.180 mg cm-2，而裸露合金的重量增加 1.143 mg cm-2。在这些条件下，会形成一个界面层，其中包含复杂的 TiiAlo 5 Sn 0 .5)（或 (Ti,Sn)zN) 相。在 50 至 600 °C 之间进行 80 次 1 小时循环氧化，结果显示涂层样品的质量增益为零。最后，在氧化试样的横截面上确定的硬度分布表明涂层合金的氧溶解非常有限。非晶态 AlzO 3 的 MOCVD 涂层具有巨大潜力，可有效、持久地防止 Ti6242S 合金氧化。
范德华异质结构中的多层原子放松
当二维范德华材料被堆叠以构建异质结构时，Moir'E模式从扭曲的界面或单个层的晶格常数中的不匹配出现。放松原子位置是Moir'e模式的直接，通用的后果，对物理特性具有许多影响。moir´e驱动的原子放松可能被天真地认为仅限于界面层，因此与多层异质结构无关。但是，我们提供了两种类型的范德华异质结构的三维性质的重要性的实验证据：首先，在多层石墨烯中以小扭曲角（θ≈0。14°），我们观察到弛豫结构域的传播甚至超过18个石墨烯层。第二，我们展示了如何在BI 2 SE 3上使用多层PDTE 2，Moir´e晶格常数取决于PDTE 2层的数量。以实验发现的启发，我们开发了一种连续方法，以基于Ab Initi拟示的广义堆叠断层能量功能对多层弛豫过程进行建模。利用该方法的连续性属性使我们能够访问大规模的制度并与我们在这两个系统的实验数据达成协议。此外，众所周知，石墨烯的电子结构敏感取决于局部晶格变形。因此，我们研究了多层松弛对扭曲石墨系统状态局部密度的影响。我们确定对系统的可测量含义，通过扫描隧道显微镜在实验上访问。我们的多层松弛方法不限于讨论的系统，可以用来发现界面缺陷对各种层次感兴趣系统的影响。
sion晶体管中单缺陷阈值电压移动的分布
摘要 - 为了改善MOS晶体管操作特征，例如开关速度和功耗，集成设备的尺寸不断降低，以及其他进步。地理标度的主要缺点之一是名义上相同设备之间阈值电压的变化增加。其起源在于位于氧化物内部和氧化物和半导体之间的界面层的缺陷。同时，缺陷的数量变为接近纳米尺度的设备中的可数量。此外，它们对设备性能的影响显着增加，以一种可以直接从电气测量值观察到来自单个缺陷的电荷过渡。描述由单个缺陷引起的设备的降解，必须研究其对V TH偏移的影响的分布。对于Sion技术，文献中已经报道了单个缺陷的步骤高度的单模式指数分布。但是，我们的结果表明，步进高度更可能是双模式的分布。这些发现对于准确评估分布的尾部至关重要，即缺陷对V th产生巨大影响。这种缺陷会导致设备和电路的直接故障。在这项研究中，创建和分析了单个缺陷效应的统计分布。我们将结果与使用常用的电荷表近似（CSA）计算的值进行了比较，并表明CSA显着低估了研究技术对缺陷的实际影响。最后，我们使用所获得的分布，并使用我们的紧凑型物理建模框架分析了它们对测量应力测量模拟变异性的影响。
适用于 7nm 技术节点及更高版本的可扩展且可制造的无体积多 Vt 解决方案
为了提高晶体管的密度、提高性能、降低功耗和降低每个晶体管的成本，人们对晶体管尺寸的要求推动了接触多晶硅间距 (CPP) 的缩小，如图 1 和图 2 所示，这反过来又需要缩小栅极长度以释放更多空间来降低接触电阻。由于金属栅极图案的空间有限，RMG 的持续缩小对 7nm 及更高技术的多 Vt 提出了挑战。此外，自对准接触 (SAC) 成为未来技术节点上提高器件成品率的关键要素。因此，需要采用简化的 RMG 堆叠集成方案来确保良好的栅极凹槽控制和均匀的 SAC 封装。由不同栅极金属厚度 (金属多 Vt) 实现的多 Vt 选项将在大幅缩小间距时面临可扩展性挑战。在这项工作中，我们提出了一种无体积多 Vt 解决方案来定义具有不同偶极子层厚度的所有 Vt 类型。氧化物偶极子层与基于 SiOx 的界面层 (IL) 相互作用，产生 Vt 偏移，伴随其基团电负性差异 [6]。所提出的方案被证明与双 WFM 工艺兼容，并且由于其体积小，可适用于高度缩放的设备和新颖的设备架构。在同一芯片上集成多个偶极子厚度非常具有挑战性，因为偶极子厚度非常薄，通道可能会受到图案损坏。在本文中，我们
铁电铪-氧化锆基金属-氧化物-半导体结构中界面氧化物层的远程除氧
摘要：HfO 2 中铁电性的发现引起了人们对其在存储器和逻辑中的应用的极大兴趣，因为它具有 CMOS 兼容性和可扩展性。使用铁电 HfO 2 的器件正在被研究；例如，铁电场效应晶体管 (FEFET) 是下一代存储器技术的主要候选者之一，因为它具有面积小、能效高和运行速度快等优点。在 FEFET 中，铁电层沉积在 Si 上，界面处不可避免地会形成厚度约为 1 nm 的 SiO 2 层。该界面层 (IL) 增加了切换极化和写入存储器所需的栅极电压，从而增加了操作 FEFET 所需的能量，并使该技术与逻辑电路不兼容。本研究结果表明，铁电 Hf 0.5 Zr 0.5 O 2 基金属氧化物半导体 (MOS) 结构中的 Pt/Ti/薄 TiN 栅极电极可以远程清除 IL 中的氧气，将其减薄至约 0.5 纳米。IL 的减少显著降低了铁电极化切换电压，同时剩余极化强度增加约 2 倍，极化切换突变度增加约 3 倍，这与密度泛函理论 (DFT) 计算结果一致，该计算模拟了 IL 层在栅极堆栈静电中的作用。剩余极化强度和极化切换突变度的大幅增加与清除过程中的氧扩散相一致，氧扩散减少了 HZO 层中的氧空位，从而使部分 HZO 晶粒的极化脱钉扎。关键词：铁电性、远程清除、夹层、EOT 减少、极化■ 介绍
铁电铪-氧化锆基金属-氧化物-半导体结构中界面氧化物层的远程除氧
摘要：HfO 2 中铁电性的发现引起了人们对其在存储器和逻辑中的应用的极大兴趣，因为它具有 CMOS 兼容性和可扩展性。使用铁电 HfO 2 的器件正在被研究；例如，铁电场效应晶体管 (FEFET) 是下一代存储器技术的主要候选者之一，因为它具有面积小、能效高和运行速度快等优点。在 FEFET 中，铁电层沉积在 Si 上，界面处不可避免地会形成厚度约为 1 nm 的 SiO 2 层。该界面层 (IL) 增加了切换极化和写入存储器所需的栅极电压，从而增加了操作 FEFET 所需的能量，并使该技术与逻辑电路不兼容。本研究结果表明，铁电 Hf 0.5 Zr 0.5 O 2 基金属氧化物半导体 (MOS) 结构中的 Pt/Ti/薄 TiN 栅极电极可以远程清除 IL 中的氧气，将其减薄至约 0.5 纳米。IL 的减少显著降低了铁电极化切换电压，同时剩余极化强度增加约 2 倍，极化切换突变度增加约 3 倍，这与密度泛函理论 (DFT) 计算结果一致，该计算模拟了 IL 层在栅极堆栈静电中的作用。剩余极化强度和极化切换突变度的大幅增加与清除过程中的氧扩散相一致，氧扩散减少了 HZO 层中的氧空位，从而使部分 HZO 晶粒的极化脱钉扎。关键词：铁电性、远程清除、夹层、EOT 减少、极化■ 介绍