XiaoMi-AI文件搜索系统
World File Search System硅片
为什么 EMC 抗扰度测试不足以保证功能安全
简介 数字处理能力的成本以及固态功率转换的成本正在持续下降。因此，电子设备越来越多地用于涉及安全、安全相关和安全关键的应用中，特别是在工业、商业、医疗和运输控制和自动化应用中。这些电子设备的精确度和可靠性是功能安全所关注的问题。所有电子技术在其工作环境中受到电磁 (EM) 干扰时，本质上都容易出现不精确、故障甚至永久性损坏。现代电子设备中硅片尺寸的持续缩小使其功能更强大、成本更低 - 但是这种缩小及其相关的较低工作电压使设备更容易受到电磁干扰 (EMI)。由于数字、开关模式和无线技术的使用越来越多，环境中电磁干扰的强度和频率范围日益恶化。再加上电子设备对 EMI 的敏感性不断增加，电子设备的可靠性本身也在下降，这对功能安全产生了重要影响。EMC 标准和法规是围绕频谱控制问题制定的，并且（一般来说）不会试图解决安全问题。安全标准和法规通常对 EM 的覆盖范围很差
多通道神经记录植入物：综述
摘要：近年来，神经科学研究和相关成果的不断进展以及制造工艺的进步增加了对神经接口系统的需求。脑机接口 (BMI) 已被证明是一种很有前途的诊断和治疗神经系统疾病以及恢复感觉和运动功能的方法。神经记录植入物作为 BMI 的一部分，能够捕获脑信号，并通过发射器将其放大、数字化并传输到体外。设计此类植入物的主要挑战是最大限度地降低功耗和硅片面积。本文对多通道神经记录植入物进行了调查。在介绍各种神经信号特征后，我们研究了主要的可用神经记录电路和系统架构。探索了可用架构的基本模块，例如神经放大器、模数转换器 (ADC) 和压缩块。我们介绍了神经放大器的各种拓扑结构，进行了比较，并探讨了它们的设计挑战。为了在神经放大器的输出端实现相对较高的 SNR，我们讨论了降噪技术。此外，为了将神经信号传输到体外，需要使用数据转换器对其进行数字化，然后在大多数情况下，会应用数据压缩来降低功耗。我们介绍了各种专用 ADC 结构，并概述了主要的数据压缩方法。
适用于半导体制造工厂中 ESD 控制应用的 ESD 事件检测器
摘要 — 设计并制作了一种单芯片静电放电 (ESD) 事件检测器，用于检测和报警半导体或集成电路 (IC) 制造环境中的 ESD 事件。实验测量结果表明，ESD 事件期间检测到的信号的峰峰值电压与其 ESD 应力电压水平具有很强的相关性。如果信号幅度高于可设置阈值并且持续时间低于 500 ns，则所提出的 ESD 事件检测器可以判定检测到的信号为 ESD 脉冲。ESD 事件检测器电路包括一个 450 MHz 对数放大器、一个比较器和一个时间鉴别器，已在单芯片中实现，总硅片面积仅为 693 × 563 µ m 2，采用 0.18-µ m CMOS 工艺制作。该检测器可检测高达 450 MHz 的高频瞬态信号，已通过检测 ESD 发生器、人体模型测试器和场感应带电设备模型测试器产生的信号在现场测试中成功验证。所提出的 ESD 事件检测器可有效地在 IC 和半导体制造工厂中执行实时 ESD 监控应用。
数字系统 - Cnic 主页
总体改进《数字系统》第十版反映了作者对现代数字电子发展方向的看法。在当今的工业界，我们看到了将产品快速推向市场的重要性。使用现代设计工具、CPLD 和 FPGA 可让工程师从概念迅速发展到功能硅片。微控制器已经接管了许多曾经由数字电路实现的应用程序，DSP 也已用于取代许多模拟电路。令人惊奇的是，现在可以使用硬件描述语言和高级开发工具将微控制器、DSP 和所有必要的胶合逻辑整合到单个 FPGA 上。当今的学生必须接触这些现代工具，即使是在入门课程中。每位教育工作者都有责任找到最佳方法，让毕业生为职业生涯中将遇到的工作做好准备。近 40 年来，标准 SSI 和 MSI 部件一直是数字系统构建的“砖瓦”，如今它们已接近过时。这段时间教授的许多技术都侧重于优化由这些过时设备构建的电路。必须从课程中删除那些只适合应用旧技术但无助于理解新技术的主题。
具有小尺寸的超高阻伪电阻...
摘要 —本文介绍了一种由工作在亚阈值区域的串联 PMOS 器件组成的新策略和电路配置，用于实现极低频有源 RC 滤波器和生物放大器所需的超高值电阻器。根据应用不同，例如生物放大器中的信号带宽可能从几 mHz 到最高 10 kHz 不等。提出了三种不同的电阻结构来实现超高阻值。虽然提出的超高阻值伪电阻器的阻值在几 T Ω 的数量级，但它们占用的片上硅片面积很小，这是超低功耗可植入生物医学微系统中模拟前端电路设计的主要问题之一。此外，这些超高阻值电阻器导致使用小电容来产生非常小的截止频率。因此，实现电容所需的大面积也大大减少。所提出的电阻结构在宽输入电压范围（-0.5 V~+0.5 V）内变化很小，约为7%和12%，从而显著改善了生物放大器的总谐波失真和系统的模拟前端。在180nm CMOS工艺中设计的不同电路的仿真结果证明了所提出的超高阻值伪电阻的优势。
植物发育中的 GRAS 转录因子网络...
植物特有的 GRAS 转录因子家族广泛参与转录重编程的调控，而转录重编程与从植物发育过程到应激反应等多种生物功能有关。在硅片结构和比较分析的支持下，对 GRAS 转录因子的功能分析正在兴起，并阐明了与其生物学作用相关的调控网络。在这篇综述中，对最近发现的 GRAS 蛋白结构和生化特征进行了详细分析，指出了这些特征可能如何影响亚细胞定位、分子机制和功能。讨论了即使在存在大量基因组资源的情况下，在不同植物物种中将 GRAS 分类为不同亚家族的命名问题，特别是它如何影响生物功能的假设。提供了有关驱动该基因家族进化的机制以及 GRAS 的遗传和表观遗传调控如何促进亚功能化的见解。最后，这篇综述讨论了将这个复杂但有前途的基因家族应用于作物改良以应对环境转变挑战的挑战和未来前景。
增强型门控二极管触发可控硅整流器...
随着集成电路规模的不断缩小，静电放电 (ESD) 已成为影响集成电路可靠性的关键因素。[1] 目前，超过三分之一的芯片损坏与 ESD 有关，迫切需要可靠有效的 ESD 防护设计。ESD 防护设计存在许多难点，例如在期望高稳健性和小尺寸的同时满足设计窗口。传统的 ESD 防护器件例如 GGNMOS、二极管、NPN 和 RC 电源钳位通常占用大量的芯片面积。[2] 为了减轻集成电路中每个 I/O 引脚的 ESD 防护对硅片的消耗，可控硅 (SCR) 因其最高的稳健性和最小的尺寸成为各种 ESD 防护器件中最具吸引力的选择。[3] 然而，SCR 固有的再生反馈机制会导致深度回跳和相对较小的保持电压，造成闩锁效应。 [4] 另外，随着保持电压的提高，ESD器件的瞬态功耗必然增大，导致ESD故障电流（It2）急剧下降。因此，在保持足够高的故障电流的同时提高保持电压是极其困难的。人们致力于提高SCR的保持电压。[5-8] 最简单的方案是扩大SCR阳极和阴极之间的距离，[5] 但这种方法效率低，不足以实现闩锁效应。
基于对称 D 触发器的 PUF，具有改进的独特性
物理不可克隆函数 (PUF) 作为安全原语出现，可为安全应用生成高熵、抗回火位。然而，实现面积预算限制了它们在物联网、RFID 和生物医学等轻量级应用中的使用。以 SRAM 或 D 触发器的形式，内在 PUF 几乎在所有设计中都大量存在。作为设计不可或缺的一部分，它们的使用可能会损害性能。在本文中，为了解决内在 PUF 的使用问题，提出了一种基于 D 触发器的轻量级 PUF。所提出的架构采用 40 nm CMOS 技术实现。模拟结果表明，它的唯一性为 0.502，在高温 125°C 下的最坏情况可靠性为 95.89%，在电源电压为 1.2 V 时为 97.89%。为了评估各种 PUF 架构的性能，提出了一个新术语——唯一性与可靠性比。与传统 D 触发器相比，在相同的布局面积下，该触发器的独特性提高了 4.491 倍，独特性与可靠性比提高了 127.74 倍。由于该触发器采用对称结构，与其他架构不同，该触发器不需要任何后处理方案来消除偏差，从而进一步节省了硅片面积。为了验证模拟结果的功能正确性，本文还介绍了传统和所提出的 D 触发器的 FPGA 实现。
智能写入算法可提高 RRAM 宏的性能和可靠性
摘要 — 本文全面评估了各种设计辅助技术对硅基原生 RRAM 固有性能和可靠性的影响。设计和技术的协同优化在取代传统闪存成为主要解决方案方面起着至关重要的作用。我们展示了采用先读后写、电流限制和写入终止技术分别可将编程操作期间的功耗降低 47%、56% 和 13%。通过与写入验证和纠错码机制相结合，这些增强功能共同实现了 83% 的能耗降低和 55% 的访问时间显著减少。这些进步是通过引入一种新颖的智能写入算法 (SWA) 实现的。利用在 130nm CMOS 技术中实现的代表性 128kb RRAM 宏，本研究为 RRAM 在嵌入式应用中的可行集成做出了重大贡献。硅片上的实验评估验证了可靠性的提高，在经过 100 万次循环后，读取裕度达到 28.1µA，没有遇到任何读取错误，保持比特错误率 (BER) 在 10 -7 以下。索引术语 — 非易失性存储器、ECC、智能算法、自适应和可重构系统、变体容忍
An on-chip TVS design to meet system level ESD protection for RS485 transceiver Zijie Zhou*, Wenjie Zhang* , Huihui Yuan* , Qi Jiang* , Yang Wang*, X
RS485接口广泛应用于工业控制、远程抄表等领域，而这些领域经常受到严重的静电损害。本文提出了一种无需额外工艺改造的片上TVS（OCT）结构和一种用于RS485收发器IC的新型静电放电方法。它由一系列齐纳二极管组成，采用5V/18V/24V 0.5μm CDMOS工艺制作。对提出的OCT进行了100ns脉冲宽度的传输线脉冲（TLP）测试。驱动电路本身也可用作ESD器件。OCT触发电压与RS485标准的信号电平兼容。OCT器件的人体模型（HBM）防护等级高达16.34kV。对集成OCT的RS485收发器也进行了测试，以验证其可靠性。结果表明，它能够通过 IEC61000-4-2 接触 ±10kV 应力和 IEC 61000−4−4 电快速瞬变 (EFT) ±2.2kV，不会出现任何硬损坏和闩锁问题。集成 OCT 的 RS485 收发器可实现高达 500 kbps 的无错误数据传输速率。该芯片占用 2.4 × 1.17mm 2 的硅片面积。关键词：片上 TVS (OCT)；传输线脉冲 (TLP)；RS485 齐纳二极管。