XiaoMi-AI文件搜索系统
World File Search System设计指标
数字集成电路的综合和优化策略的开发和评估
数字集成电路的综合与优化策略是十分重要的课题。近年来，人们对这一领域的兴趣日益浓厚，因为它在当前技术革命的各个领域都具有实用性。计算机辅助设计 (CAD) 技术为高效、成功地设计大规模高性能电路提供了方法，可用于从汽车到生物医学信号处理等广泛的应用领域。设计复杂性的急剧增加使得开发自动化技术势在必行，以便在更短的时间内获得足够的结果。因此，需要开发更智能的策略来减少设计过程中的人机交互。人机交互既费时又容易出错。策略必须克服面积时序、能耗和可测试性等多项挑战。可测试性对于减少测试时间非常重要，而测试时间是设计过程中成本最高的部分。本论文重点开发和评估了数字集成电路的几种综合和优化策略，比较了流程中不同选择对主要设计指标（即功率、面积和时序）的影响。目标是开发一种能够以最小的复杂性和时间最小化指标的流程。此外，还验证和评估了开发的策略，展示了关键参数如何影响结果以及如何调整流程以获得更好的结果。这些策略应用于混合信号 ASIC 设计以评估结果。该项目从稳定且可扩展的基本综合流程开始，并从该流程开始，探索可能的进一步策略。开发这些流程变体的主要领域是时钟门控、不同单元库的引入以及流程中不同的优化序列。通过引入克隆技术或相关参数的变化（例如最大扇出、最小带宽和最大级数），探索了时钟门控。各种类型的单元库、低漏电和低规模都用于研究具有较少限制电源模型的设计或具有较少时序问题的设计。已经制定了管理
用于 VLSI 的稳健且可扩展的混合 1 位全加器电路
摘要 本研究论文介绍了一种用于“超大规模集成”（VLSI）应用的新型 22 晶体管 (22T)、1 位“全加器”（FA）。所提出的 FA 源自混合逻辑，该逻辑是“栅极扩散输入”（GDI）技术、“传输门”（TG）和“静态 CMOS”（SCMOS）逻辑的组合。为了评估所提出的 FA 的性能，在“设计指标”（DM）方面将其与最先进的 FA 进行了比较，例如功率、延迟、“功率延迟乘积”（PDP）和“晶体管数量”（TC）。为了进行公平比较，所有考虑的 FA 都是在常见的“工艺电压温度”（PVT）条件下设计和模拟的。模拟是使用 Cadences 的 Spectre 模拟器使用 45 nm“预测技术模型”（PTM）进行的。仿真表明，在输入信号频率 fin=200 MHz 和电源电压 V dd =1 V 时，所提出的 FA 的“平均功率耗散”(APD) 为 1.21 µW。它的“最坏情况延迟”(WCD) 为 135 ps，并且“功率延迟积”(PDP) =0.163 fJ。进一步为了评估所提出的 FA 在 V dd 和输入信号操作数大小方面的可扩展性，它嵌入在 64 位 (64b)“行波进位加法器”(RCA) 链中，并通过将 V dd 从 1.2 V 以 0.2 V 的步长降低到 0.4 V 来进行仿真。仿真结果表明，只有所提出的 FA 和其他 2 个报道的 FA 能够在不同的 V dd 值下在 64b RCA 中运行，而无需使用任何中间缓冲器。此外，我们观察到，与其他 2 个 FA 相比，所提出的 FA 具有更好的功率、延迟和 TC。关键词：全加器、PDP、低功耗、静态 CMOS、门扩散输入、传输门逻辑
高速门级同步全加器设计
摘要：加法是数字计算机系统的基础。本文介绍了三种基于标准单元库元素的新型门级全加器设计：一种设计涉及 XNOR 和多路复用器门 (XNM)，另一种设计利用 XNOR、AND、反相器、多路复用器和复合门 (XNAIMC)，第三种设计结合了 XOR、AND 和复合门 (XAC)。已与许多其他现有的门级全加器实现进行了比较。基于对 32 位进位纹波加法器实现的广泛模拟；针对高速（低 V t ）65nm STMicroelectronics CMOS 工艺的三个工艺、电压和温度 (PVT) 角，发现基于 XAC 的全加器与所有门级同类产品相比都具有延迟效率，甚至与库中可用的全加器单元相比也是如此。发现基于 XNM 的全加器具有面积效率，而基于 XNAIMC 的全加器在速度和面积方面与其他两种加法器相比略有折衷。I. 简介二进制全加器通常位于微处理器和数字信号处理器数据路径的关键路径中，因为它们是几乎所有算术运算的基础。它是用于许多基本运算（如乘法、除法和缓存或内存访问的地址计算）的核心模块，通常存在于算术逻辑单元和浮点单元中。因此，它们的速度优化对于高性能应用具有巨大的潜力。1 位全加器模块基本上由三个输入位（例如 a、b 和 cin）组成并产生两个输出（例如 sum 和 cout），其中' sum'指两个输入位'a'和'b'的总和，cin 是从前一级到这一级的进位输入。此阶段的溢出进位输出标记为“ cout ”。文献 [1] – [10] 中提出了许多用于全加器功能的高效全定制晶体管级解决方案，优化了速度、功率和面积等部分或所有设计指标。在本文中，我们的主要重点是使用标准单元库 [11] 中现成的现成组件实现高性能全加器功能。因此，我们的方法是半定制的，而不是全定制的。本文主要关注逻辑级全加器的新颖设计，并从性能和面积角度重点介绍了与许多其他现有门级解决方案的比较。从这项工作中得出的推论可用于进一步改进晶体管级的全加器设计。除此之外，本文还旨在提供教学价值的附加值。本文的其余部分组织如下。第 2 节介绍了 1 位二进制全加器的各种现有门级实现。第 3 节提到了三种新提出的全加器设计。第 4 节详细介绍了模拟机制和获得的结果。最后，我们在下一节中总结。