麦肯锡公司高级合伙人兼半导体业务负责人 Mark Patel 总结了 Covid-19 对亚洲半导体供应链的影响:“在亚洲,半导体供应链正在努力克服 Covid-19 带来的棘手挑战,包括采购芯片制造原材料以及维持组装和测试运营。这些问题会波及代工厂和 IDM,即使他们面临着晶圆厂运营商和工程师短缺的复杂问题。在下游,无法封装、测试和鉴定产品可能会加剧供应限制。”
学生在世界一流的实验室和行业合作中获得动手实践经验,与先进的工业机器人合作,AI驱动的自动化以及连接的物联网系统来解决现实世界中的挑战。基于信用的模块化系统可确保灵活而渐进的学习旅程。课程将卓越的运营与尖端技术相结合,为毕业生做好准备以推动下一代工厂的创新。随着行业实习和顶峰项目,学生无缝地过渡到高影响力角色。加入NAMTECH并成为智能制造中转型的一部分。
摘要:在一个充满活力且快速变化的世界中,客户经常相互冲突的需求不断发展,超出了传统工厂应对现代生产挑战的能力。为了解决这些挑战,已经提出了几种制造模式。其中一些有智能工厂、智能工厂、数字工厂和基于云的工厂等绰号。由于对一般术语缺乏共识,本文使用未来工厂(或未来工厂)一词作为这些范式的集体委婉说法。未来工厂是多种技术、技巧和能力的创造性融合,代表了当前生产能力、模式和实践的重大变化。作者结合半叙述研究方法和滚雪球法,回顾了公开文献,以了解最常见的智能制造范式背后的组织原则,以期开发一个创造性的参考文献,在一个集体通用语言下阐明它们的共同特征和特点,即未来工厂。作为一篇评论文章和参考专著,本文详细介绍了现代工厂及其各种内涵的含义、特点、技术框架和应用。除其他目标外,它还描述了下一代工厂,并概述了指导其结构化开发和部署的参考架构/模型。讨论了三种能够推进未来工厂目标并快速扩大该领域进步的先进通信技术。确定下一代工厂将是数据丰富的环境。其最终价值的实现将取决于利益相关者开发适当基础设施以提取、存储和处理数据以支持决策和流程优化的能力。
执行摘要 最新技术摘要 在过去 20 年中,硅光子学已成为光子集成电路 (PIC) 的一项极具吸引力的技术,因为它直接建立在硅纳米电子领域的极度成熟基础之上。因此,它开辟了一条通往非常先进的 PIC 的道路,具有非常高的产量和低成本。更准确地说,今天,硅光子 PIC 正在 200 毫米和 300 毫米 CMOS 代工厂中以纳米级精度和可重复性进行商业化生产,这从光子学的角度来看是前所未有的。基本技术利用绝缘体上硅 (SOI) 晶圆,其中埋氧层顶部的硅层充当连接芯片上器件的波导的核心。由于硅是导光材料,氧化硅是包层,该技术可以解决波长范围约为 1 至 4 m 的应用,从而包括以 1300nm、1550nm 和 1550(+)nm(分别为 O、C 和 L 波段)为中心的非常重要的光纤光谱带。硅光子学已经成为十多家公司(其中大部分是无晶圆厂公司)用于数据中心和电信网络中高数据速率收发器产品的首选技术。总的来说,他们向市场部署了估计数百万个硅光子收发器。大约有 20 个硅光子制造平台(部分为工业平台,部分为支持原型设计和小批量制造的研究机构平台)已经建立,这些平台基于现有基础设施和源自硅电子行业的专有技术(见附录 A1)。典型平台允许集成高速调制器和高速 Ge 探测器,符号率范围为 50 至 100 Gbaud,以及用于光束组合/分裂、波长选择功能、偏振选择功能和片外耦合的高级无源功能。一些平台允许其他功能,例如与高级电子设备的集成(单片或混合)、光源的集成(异构或混合)以及面向传感的功能(例如微流体)。大多数平台的运作方式类似于代工厂:任何最终用户都可以访问它们,无论是全掩模版/全晶圆批次 (FRFL) 模式还是成本分摊多项目晶圆 (MPW) 模式,其中最终用户可以提交部分掩模版的设计,并将收到几十个处理过的芯片而不是完整的晶圆。 FRFL 模式成本高昂(数十万欧元/美元),但每芯片成本较低(每芯片约 10 欧元/美元),而 MPW 模式每设计成本更实惠(数十万欧元/美元),但每芯片成本约 1000 欧元/美元。当扩展到更高产量(例如 1000 片晶圆)时,芯片成本可降至每芯片 1 欧元/美元以下,因为固定掩模和间接成本在整个批次中摊销。当代工厂基础设施的投资已经折旧或与其他用户共享时,较低的单芯片成本也会受益。芯片代工厂向其客户提供工艺设计套件 (PDK)。这些 PDK 详细说明了给定平台的设计规则,并包含基本组件和电路库。硅光子学 PDK 的成熟度尚未达到 CMOS IC 代工厂的水平。今天,硅光子学 PDK 仅包含非常基本的构建模块库,特别是对于 MPW 操作模式。未来的硅光子学 PDK 必须包含组件和电路的紧凑模型,其参数基于经过验证的测量数据,并考虑到晶圆之间和晶圆之间的工艺变化。
本文讨论了影响先进半导体封装领域的三大趋势。本文的首要关注点是异构集成。该术语的现代版本对不同的人有不同的含义,但在本文中,异构集成被定义为由多个芯片构建的分解式片上系统 (SoC) 架构。这种设计方法类似于系统级封装 (SiP),不同之处在于不是在单个基板上集成多个裸片(包括 3D 堆叠),而是在单个基板上集成以芯片形式存在的多个知识产权 (IP)。第二个主要趋势涉及利用硅通孔 (TSV) 和高密度扇出重分布层 (RDL) 的新硅制造技术。这些进步正在推动更多硅进入以层压板为主的半导体封装领域,尤其是当高带宽和外形尺寸成为设计的关键属性时。这种趋势带来了新的设计和验证挑战,大多数封装工程师并不熟悉,因为它们通常不是基于层压板的设计的一个方面。最后,在生态系统方面,我们看到所有大型半导体代工厂现在都提供自己的先进封装版本。在许多方面,这为封装社区带来了一股清新的气息,因为使用新的方式为封装设计团队提供参考流程和工艺设计套件 (PDK) 等资产。电子设计自动化 (EDA) 公司目前正在与许多领先的代工厂和外包半导体组装和测试供应商 (OSATS) 合作,开发多芯片封装参考流程和封装组装设计套件 (PADK)。这种额外的基础设施极大地造福了封装设计社区。
光子集成电路 (PIC) 长期以来一直被视为彻底改变光学的颠覆性平台。在成熟的电子集成电路制造工业代工厂基础设施的基础上,PIC 的制造取得了显著进展。然而,由于 PIC 的光学对准公差严格,因此需要专用封装仪器,因此 PIC 的封装往往成为阻碍其可扩展部署的主要障碍。双光子光刻 (TPL) 是一种具有深亚波长分辨率的激光直写三维 (3-D) 图案化技术,已成为集成光子封装的一种有前途的解决方案。本研究概述了该技术,强调了 TPL 封装方案的最新进展及其在主流光子行业中的应用前景。
荷兰可以更有策略地利用其公共支出。具体来说,它应该将军事采购流程中已经包含的网络安全和反间谍相关要求扩大到从事敏感技术的公司。它还应该将其对研发 (R&D) 的投资增加到目前国内生产总值 (GDP) 的±0.8% 以上,至少达到欧洲防务局 (EDA) 规定的军事支出 2% 用于研发的标准。它还应该在法律可行的情况下,禁止重复的技术反民族主义者参与其公共采购流程。应该通过补贴或其他方式向具有战略意义的私营部门计划提供资金——例如英特尔竞标在比荷卢三国建造一家代工厂——以创造生态系统效应。
• 设计工具:用于设备设计、模拟、验证、布局和制造的软件(工具)。通常以订阅业务模式出售。需要大量投资才能跟上技术和工艺趋势。 • IP:许可业务模式,提供集成到下游公司设计和供应的半导体设备中的电路块。 • 无晶圆厂半导体:将制造外包给其他公司的半导体设备设计者和销售商。 • 集成设计与制造 (IDM):也在一个组织内进行制造的半导体设备设计者和销售商。 • 制造/代工厂:为其他(无晶圆厂)半导体公司制造设备。 • 封装:这越来越重要,通常包括多个独立的“小芯片”。 • 晶圆厂设备供应商:向制造商供应设备。英国在这方面有一些全球参与者。
我谨代表计划委员会和执行委员会,荣幸地邀请您参加 IEEE 第 74 届电子元件和技术会议 (ECTC),会议将于 2024 年 5 月 28 日至 31 日在科罗拉多州丹佛市的盖洛德落基山度假村和会议中心举行。这一顶级国际年度会议由 IEEE 电子封装协会 (EPS) 赞助,将全球微电子封装行业的关键利益相关者聚集在一起,例如半导体和电子制造公司、设计公司、半导体代工厂和组装/测试服务提供商、基板制造商、设备制造商、材料供应商、研究机构、大学和投资者。超过 1600 人参加了 2023 年全线会议 ECTC,今年我们计划再次举办全线会议。