XiaoMi-AI文件搜索系统
World File Search System低功耗
32 微电极低功耗 FPGA 设计集成...
摘要：许多实验都要求在检测和处理神经脑活动时具有较低的延迟，从动作到反应的时间约为几毫秒。本文介绍了一种亚毫秒级检测和通信尖峰活动的设计，该设计由 32 个皮层内微电极阵列检测，利用现场可编程门阵列 (FPGA) 提供的实时处理。该设计嵌入在 Intan Technologies 的商用 RHS 刺激/记录控制器中，该控制器允许记录皮层内信号并执行皮层内微刺激 (ICMS)。尖峰检测器 (SD) 基于平滑非线性能量算子 (SNEO)，并包括一种新方法来估计基于 RMS 的独立于放电率的阈值，可以对其进行调整以精细检测单个动作电位 (AP) 和多单位活动 (MUA)。低延迟 SD 与 ICMS 功能相结合，为依赖于神经元活动相关刺激的脑机接口 (BCI) 闭环实验创建了一个强大的工具。该设计还包括：三阶 Butterworth 高通 IIR 滤波器和 Savitzky-Golay 多项式拟合；特权快速 USB 连接，用于将检测到的尖峰传输到主机，以及亚毫秒延迟通用异步接收器-发射器 (UART) 协议通信，用于发送检测和接收 ICMS 触发器。该项目的源代码和说明可以在 GitHub 上找到。
研究文章有效地设计了QCA全贴纸，低功耗
对高性能和能量计算系统的连续市场需求已将计算范式和技术转向纳米级量子量子点蜂窝自动机（QCA）。在本文中，已经提出了新型的能量和有效的基于QCA的加法器/减法器设计。首先，设计了一个基于QCA的3输入XOR门，然后实现了完整的加法器和完整的减法器。通过QCAPRO估计器工具在开尔文温度t 2上通过不同类型的能量（C 0.5 EK，C 1.0 EK和C 1.5 EK）测试了所提出的设计的功耗。qcadesigner 2.0.03软件用于评估所提出设计的仿真结果。在细胞数，区域和功率耗散方面，提出的设计比常规设计具有更好的复杂性。
设计和实施低功耗...
移动，电池电力系统（例如蜂窝电话，个人数字助手等）不断增长的市场要求设计具有低功率耗散的微电子电路。更一般而言，随着芯片的密度，大小和复杂性继续增加，提供足够冷却的困难可能会增加大量成本，或者限制使用这些集成电路的计算系统的功能。在过去十年中，已经提出了几种设计低功率电路的技术，方法和工具。但是，其中只有少数在当前设计流中找到了自己的方式[1]。在CMOS电路中，有三个主要的功率耗散来源。这些是开关功率，短路电源和泄漏功率。开关功率是由于电路驱动的充电和排放电容器。短路功率是由同时进行PMOS/NMOS晶体管对时产生的短路电流引起的。最后，泄漏功率起源于底物注入和子阈值效应。导致泄漏功率增加的主要原因之一是子阈值泄漏功率的增加。当技术尺寸缩小时，电源电压和阈值电压也会缩小。子阈值泄漏功率随着阈值电压的降低而成倍增加。堆栈方法，强制NMO，强制PMO和困倦的门将方法是一些泄漏电流减少方法[2]。
Himax 超低功耗 WE-I Plus 端点 AI 开发板
超低功耗的高性能终端 AI 解决方案 WE-I Plus 处理器旨在适应多种 TinyML 神经网络模型，具有可编程 DSP，运行时钟频率高达 400MHz，内部 SRAM 为 2MB。WE-I Plus 支持 TensorFlow Lite 微控制器框架，能够运行推理，例如开源 Google 示例，包括“Hello World”、“Micro Speech”、“Person Detection”和“Magic Wand”，所有这些都可以在 Google 的 Github 上找到。它在计算机视觉应用中进行了全面优化，并且已证明使用“Person Detection”示例的功耗最低。WE-I Plus 与 Himax 的 VGA 传感器相结合，运行示例推理，功耗低至 2.5mW，模型推理时间少于 35 毫秒。 SparkFun 上适用于 TinyML 开发人员的终端 AI 开发板开发人员现在可以轻松访问 Himax 的领先技术，SparkFun 在线零售商店提供 WE-I Plus EVB，用于终端 AI 系统开发，最终实现改变生活的用例的创新。一体式 WE-I Plus EVB 包括 AI 处理器、HM0360 AoS VGA 摄像头、2 个麦克风和一个 3 轴加速度计，可执行视觉、语音和振动检测和识别。它内置 FTDI USB-SPI/I2C/UART 桥接器，用于闪存编程接口和消息/调试打印/元数据输出。它还具有两个 LED 来显示分类结果。此外，还提供带有 I2C 和 GPIO 接口的扩展头，以允许连接到外部传感器或设备。EVB、处理器和传感器的数据表可在 SparkFun 网站上下载。 Himax WE-I Plus EVB/Endpoint AI Development Board 在 SparkFun 的参考链接 https://www.SparkFun.com/products/17256
出色的处理性能和低功耗... - AMD
2.基于 Graphics Core Next 架构的 AMD Radeon™ 和 FirePro™ 独立 GPU 由多个独立执行引擎组成，这些引擎称为计算单元 (CU)。每个 CU 包含 64 个着色器 (流处理器) 协同工作。GD-78 3.了解有关 AMD Eyefinity 技术的更多信息，请访问 amd.com/eyefinity。4.HEVC 加速取决于是否包含/安装兼容的 HEVC 播放器。GD-81 此处包含的信息仅供参考，如有更改，恕不另行通知。尽管在编写本文档时已采取一切预防措施，但其中可能包含技术上的不准确之处、遗漏和印刷错误，AMD 没有义务更新或以其他方式更正此信息。Advanced Micro Devices, Inc. 对本文档内容的准确性或完整性不作任何陈述或保证，并且不承担任何责任，包括对本文所述 AMD 硬件、软件或其他产品的操作或使用不侵权、适销性或特定用途适用性的默示保证。本文档不授予任何知识产权许可，包括默示许可或禁止反言许可。适用于购买或使用 AMD 产品的条款和限制在双方签署的协议或 AMD 的标准销售条款和条件中规定。© 2020 Advanced Micro Devices, Inc. 保留所有权利。PCIe 和 PCI Express 是 PCI-SIG Corporation 的注册商标。PID 1746685-CAMD、AMD 箭头徽标、Radeon 及其组合是 Advanced Micro Devices, Inc. 的商标。DirectX 是 Microsoft 的注册商标。HDMI、HDMI 徽标和高清多媒体接口是 HDMI Licensing, LLC 在美国和其他国家/地区的商标或注册商标。本出版物中使用的其他产品名称仅用于识别目的，可能是其各自公司的商标。
用于稳健嵌入式神经机器人的 Nengo 和低功耗 AI 硬件
Error 500 (Server Error)!!1500.That’s an error.There was an error. Please try again later.That’s all we know.
采用混合相移方案的 56 至 66 GHz CMOS 低功耗相控阵接收机前端
摘要 — 本文介绍了一种体积小、功耗低的毫米波相控阵接收机前端。本振 (LO) 和射频 (RF) 相移方案相结合，用于降低功耗和 RF 路径损耗。此外，在有源电路的实现中，采用了体隔离技术，以最少的级数实现更高的功率增益。该技术还用于 RF 路径移相器开关以减轻损耗。为了验证所提出的架构，采用 65 nm 体 CMOS 工艺制造了一个单元件 56 至 66 GHz 相控阵接收机前端。根据测量结果，接收机实现了 ∼ 14.85 dB 的功率增益和 5.7 dB 的最小噪声系数 (NF)。测得的平均 RMS 相位和增益误差分别为 ∼ 3.5 ◦ 和 ∼ 0.45 dB。接收器链的输入 1dB 压缩点 (P − 1dB ) 约为 − 19 dBm。完整的接收器（包括有源平衡-不平衡转换器和所需缓冲器（不包括 LO））在 1 V 电源下消耗约 50 mW 功率，不包括焊盘，占用硅片面积为 0.93 mm 2 。
低功耗手持移动设备的自由空间光学通信
本研究展示了一种使用移动设备进行基于阵列的自由空间光 (FSO) 通信的机器学习 (ML) 方法。现代作战人员需要非射频 (RF) 通信方法来消除与 RF 通信相关的风险，例如检测、窃听和干扰。FSO 通信有望实现巨大的吞吐量，并具有其他优势，例如低拦截/检测概率和抗干扰性。然而，大气条件会通过在信道上引入衰落和噪声，从而显著降低实现的性能。为了提高信道弹性和吞吐量，我们在发射器处使用激光阵列采用空间代码，并在信道字母表上训练多个 ML 模型以在接收器处提供高效解码。我们在训练过程中比较了单次检测 (SSD) MobileNet 模型与 You-Only-Look-Once 模型的性能，并使用训练后的 SSD MobileNet 模型演示了通过概念验证系统进行的数据传输。我们详细介绍了概念验证的硬件和软件实现，它使用手持移动设备和一系列低成本、低功耗激光器。未来的实验计划将结合前向误差校正和在现实条件下进行更远距离的测试。
基于动态差分信号的逻辑系列，用于稳健的超低功耗近阈值计算
本文提出并评估了用于近阈值计算 (NTC) 的新型电路拓扑。采用 130 nm 技术开发了三种独立的动态差分信号逻辑 (DDSL) 系列，工作电压为 400 mV 和 450 mV。所提出的逻辑系列优于为近阈值实现的当代 CMOS 和电流模式逻辑 (CML) 电路。DDSL 系列被描述为动态电流模式逻辑 (DCML)、锁存 DCML (LDCML) 和动态反馈电流模式逻辑 (DFCML)。通过实现布尔函数和 4 × 4 位阵列乘法器进行仿真和分析。在 450 mV 电源电压下，4 × 4 DFCML 乘法器的总功率降低至 0.95 × 和 0.009 × ，而与 CMOS 和 CML 乘法器相比，最大工作频率分别提高了 1.4 × 和 1.12 ×。与 CMOS 乘法器相比，DCML 乘法器的功耗为 1.48 倍，同时 f max 提高了 1.65 倍。使用开发的动态逻辑系列实现的四个反相器链的能量延迟积 (EDP) 分别为 CMOS 和 CML 实现的 0.27 倍和 0.016 倍。同样使用反相器链评估的 DFCML 和 LDCML 的平均噪声裕度至少比 CMOS 大 2.5 倍。
MindReading：一种基于脑电图的人类意图识别的超低功耗光子加速器
摘要——基于头皮记录脑电图 (EEG) 的脑机接口 (BCI) 系统可以极大地改善患有运动障碍的人的生活质量。创建由多个卷积、LSTM 和全连接层组成的深度神经网络来解码 EEG 信号，以最大限度地提高人类意图识别的准确性。然而，之前的 FPGA、ASIC、ReRAM 和光子加速器在处理实时意图识别时无法保持足够的电池寿命。在本文中，我们提出了一种超低功耗光子加速器 MindReading，仅通过低位宽的加法和移位运算即可实现人类意图识别。与之前的神经网络加速器相比，在保持实时处理吞吐量的情况下，MindReading 将功耗降低了 62.7%，并将每瓦吞吐量提高了 168%。