XiaoMi-AI文件搜索系统
World File Search System低功耗
低功耗、可扩展、兼容 BEOL 的 IGZO TFT eDRAM 电荷域计算
摘要 — 在有限的芯片占用空间和能源供应下，边缘人工智能 (AI) 的快速发展对边缘设备的数据密集型神经网络 (NN) 计算和存储提出了很高的要求。作为一种有前途的节能处理方法，内存计算 (CiM) 近年来在缓解数据传输瓶颈的努力中得到了广泛的探索。然而，片上内存容量较小的 CiM 会导致昂贵的数据重新加载，限制了其在大规模 NN 应用中的部署。此外，先进 CMOS 缩放下增加的泄漏降低了能源效率。在本文中，采用基于铟镓锌氧化物 (IGZO) 薄膜晶体管 (TFT) 的器件电路协同来应对这些挑战。首先，提出了 4 晶体管 1 电容器 (4T1C) IGZO eDRAM CiM，其密度高于基于 SRAM 的 CiM，并且通过较低的器件泄漏和差分单元结构增强了数据保留。其次，利用新兴全通道 (CAA) IGZO 器件的后端 (BEOL) 兼容性和垂直集成，提出了 3D eDRAM CiM，为基于 IGZO 的超高密度 CiM 铺平了道路。提出了包括时间交错计算和差分刷新在内的电路技术，以保证大容量 3D CiM 下的准确性。作为概念验证，在代工厂低温多晶和氧化物 (LTPO) 技术下制造了一个 128 × 32 CiM 阵列，展示了高计算线性度和长数据保留时间。在扩展的 45nm IGZO 技术上的基准测试显示，仅阵列的能效为 686 TOPS/W，考虑外围开销时为 138 TOPS/W。
BiomedBench：适用于低功耗可穿戴设备的 TinyML 生物医学应用基准套件
摘要 — 近几十年来，随着芯片制造技术的进步，使用 mW 范围内的低复杂度 ML 可以实时监测患者，生物医学领域的低功耗可穿戴设备的设计受到了广泛关注。尽管应用和硬件设计研究取得了进展，但该领域缺乏系统的硬件评估方法。在这项工作中，我们提出了 BiomedBench，这是一个新的基准套件，由完整的端到端 TinyML 生物医学应用程序组成，用于使用可穿戴设备实时监测患者。每个应用程序在典型的信号采集和处理阶段都有不同的要求，包括不同的计算工作量以及活动时间和空闲时间之间的关系。此外，我们对五个最先进的低功耗平台的能效评估表明，现代平台无法有效地针对所有类型的生物医学应用。BiomedBench 作为开源套件发布，旨在标准化硬件评估并指导 TinyML 可穿戴领域的硬件和应用程序设计。
适合低功耗应用的 2 V、32.13 nA 全 MOSFET 电压限制器
摘要：本文介绍了一种低电流消耗的全 MOSFET 直流电压限制器。在所提出的电压参考结构中，为了降低功耗，晶体管偏置在亚阈值区域。为了在电压参考电路中产生与绝对温度互补 (CTAT) 电压，仅使用 PMOS 晶体管，其漏极、栅极和源极端子连接在一起并充当二极管，以减少布局面积占用。为了进一步降低功耗，采样电路将整流器输出电压的一部分与参考电压进行比较。此外，四级反相器用作缓冲器，以提供更接近理想情况的 IV 限制特性。在第一个反相器中使用串联传输门晶体管也尽可能降低了功耗。
采用漏电流降低技术的低功耗 FINFET SRAM 的设计和分析
MTCMOS 电路的构造通常如图 2 所示。逻辑电路和电源线之间是高 Vth 的 PMOS 和 NMOS 晶体管。为了实现实时逻辑功能，在系统处于活动状态时激活休眠信号。在休眠模式下，具有较高 Vth 值的晶体管被关闭，以将逻辑电路与电源线分开。在待机状态下，这会将流中的泄漏降低到阈值以下。对于低功耗、高速设备，MTCMOS 可能是制造商的可行选择。在构建具有 MTCMOS 架构的电路时，确定更高阈值晶体管的尺寸是一项重要的考虑因素。在 6T FinFET SRAM 的上部和下部，放置了更高阈值的晶体管，如图 11 所示。这种更高的
一种用于无线、1000 通道脑机接口的低功耗通信方案
目的。脑机接口 (BMI) 具有恢复运动功能的潜力，但目前受到电极数量和长期记录稳定性的限制。如果在扩展到数千个微尘时能够将功耗保持在安全水平内，那么这些挑战可以通过使用自由浮动的“微尘”以无线方式传输记录的神经信号来解决。在这里，我们评估了一种用于基于红外 (IR) 微尘的脉冲间隔调制 (PIM) 通信方案，旨在降低无线数据速率和系统功耗。方法。为了测试 PIM 有效传递神经信息的能力，我们在非人类灵长类动物的实时闭环 BMI 中模拟了该通信方案。此外，我们对基于 IR 的 1000 个微尘系统进行了电路模拟，以计算通信准确性和总功耗。主要结果。我们发现每通道 1kb/s 的 PIM 与真实发放率保持很强的相关性，并且与传统有线系统的在线 BMI 性能相匹配。闭环 BMI 测试表明，最小 30 毫秒的滞后可能会对性能产生重大影响。最后，与其他 IR 通信方案不同，PIM 在功率方面是可行的，并且可以使用 3mW 的功率在 1000 个通道的接收器上准确恢复神经数据。意义。这些结果表明，基于 PIM 的通信可以显著降低无线微尘的功耗，从而为高性能 BMI 提供更高的通道数。
神经引擎：用于闭环光遗传学的可重编程低功耗平台
摘要 — 脑机接口 (BMI) 在治疗癫痫等神经系统疾病方面具有巨大潜力。技术进步使得从开环、起搏器类干预转向完全闭环神经控制系统成为可能。因此需要低功耗可编程处理系统，该系统可以在医疗植入物的 2 OC 热窗口内运行并保持较长的电池寿命。在这项工作中，我们开发了一种低功耗神经引擎，该引擎具有一组优化的算法，可以在功率循环域下运行。我们将我们的系统与定制设计的大脑植入芯片集成在一起，并展示了闭环调节体外和体内脑组织神经活动的操作适用性：局部场电位可以在所需的中心频率范围内进行调制。此外，还进行了自由移动的非人类灵长类动物（24 小时）和啮齿动物（1 小时）体内实验，以显示系统可靠的记录性能。整个系统在生物记录频率为 50Hz 采样率的情况下运行时仅消耗 2.93mA（使用寿命约为 56 小时）。在检测、抑制和光学干预方面已经实施了一个算法库，以便在不同的神经系统疾病中进行探索性应用。热实验表明，在自由移动的啮齿动物身上，操作产生的热量极小，电池性能超过 24 小时。因此，该技术在神经科学体外/体内应用和医疗植入式处理单元方面都表现出了强大的能力。
TLV900X低功耗，RRIO，1-MHz的成本敏感系统数据表（Rev. r）
通过开源或Ti许可的工具，库和框架来理解自己的目的，以自己的目的为自己的目的，将其用于自己的基于Ti的雷达产品。
具有自适应机器学习和遗忘功能的生物启发式低功耗二维机器视觉
图 1. 生物启发式 2D 视觉系统。生物视觉神经网络的基本组成部分，a) 眼睛可实现生物视觉，b) 大脑中的视觉皮层可实现生物学习。c) 眼睛中的光感受器可实现光传导和适应。视杆细胞可实现暗视，而视锥细胞可实现明视。d) 突触增强或减弱以进行学习或遗忘，例如，当突触前神经元释放谷氨酸神经递质时，通过控制突触后神经元中的 AMPA 受体数量来实现学习或遗忘。e) 示意图和 f) 人工视觉系统的假彩色显微镜图像，该系统由集成有可编程背栅堆栈的 9×1 2D 光电晶体管阵列组成。该平台可实现光传导、视觉适应、突触可塑性、直接学习、无监督再学习以及利用遗忘在动态噪声下学习等功能。 g) 传输特性，即在黑暗环境中不同漏极偏压（𝑉𝑉 𝐷𝐷𝐷𝐷 ）下源极至漏极电流（𝐼𝐼 𝐷𝐷𝐷 ）随背栅极电压（𝑉𝑉 𝐵𝐵𝐵 ）变化的特性，h) 在蓝色发光二极管（LED）不同照明水平下的光转导，i) 光增强引起的学习或设备电导（𝐺𝐺 ）的增加，以及 j) 在代表性 2D 光电晶体管中，在 𝑉𝑉 𝐵𝐵𝐵𝐵 = 0 V 时测得的电抑制引起的遗忘或 𝐺𝐺 的减少。
用于高效近传感器数据分析的低功耗跨精度浮点集群
摘要 — 低功耗（1-20 mW）近传感器计算的最新应用需要采用浮点算法来协调高精度结果和宽动态范围。在本文中，我们提出了一种低功耗多核计算集群，该集群利用跨精度计算的细粒度可调原理，以最低的功率预算为近传感器应用提供支持。我们的解决方案基于开源 RISC-V 架构，将并行化和子字矢量化与专用互连设计相结合，能够在内核之间共享浮点单元 (FPU)。在此架构的基础上，我们提供了全面的软件堆栈支持，包括并行低级运行时、编译工具链和高级编程模型，旨在支持端到端应用程序的开发。我们对周期精确的 FPGA 仿真器上的跨精度集群的设计空间进行了详尽的探索，并改变了内核和 FPU 的数量以最大限度地提高性能。正交地，我们进行了垂直探索，以确定在非功能性要求（工作频率、功率和面积）方面最有效的解决方案。我们对一组代表近传感器处理域的基准进行了实验评估，并通过对功耗进行布局布线后分析来补充时序结果。与最先进的技术相比，我们的解决方案在能源效率方面优于竞争对手，在单精度标量上达到 97 Gflop/s/W 的峰值，在半精度矢量上达到 162 Gflop/s/W。最后，一个实际用例证明了我们的方法在满足精度约束方面的有效性。
采用 Flash*Freeze 技术的耐辐射 ProASIC3 低功耗航天闪存 FPGA
特性和优点 符合 MIL-STD-883 B 类标准 封装 • 带有六西格玛铜包裹铅锡柱的陶瓷柱栅阵列 • 平面栅阵列 • 陶瓷四方扁平封装 低功耗 • 大幅降低动态和静态功耗 • 1.2 V 至 1.5 V 内核和 I/O 电压支持低功耗 • Flash*Freeze 模式下的低功耗 辐射性能 • 25 Krad 至 30 Krad，传播延迟增加 10%（TM 1019 条件 A，剂量率 5 Krad/min） • 晶圆批次特定的 TID 报告 高容量 • 600 k 至 3 M 个系统门 • 高达 504 kbits 的真双端口 SRAM • 高达 620 个用户 I/O 可重编程闪存技术 • 130 纳米、7 层金属（6 铜）、基于闪存的 CMOS • 上电实时(LAPU) 0 级支持 • 单芯片解决方案 • 断电时保留已编程的设计 高性能 • 350 MHz (1.5 V) 和 250 MHz (1.2 V) 系统性能 • 3.3 V、66 MHz、66 位 PCI (1.5 V)；66 MHz、32 位 PCI (1.2 V) 在系统编程 (ISP) 和安全性 • ISP 使用片上 128 位高级加密标准 (AES) 通过 JTAG 解密（符合 IEEE 1532 标准） • FlashLock ® 设计用于保护 FPGA 内容 高性能布线层次结构 • 分段、分层布线和时钟结构