XiaoMi-AI文件搜索系统
World File Search System单片
通过器件结构设计提高Si-GaN单片异质集成共源共栅场效应晶体管的击穿电压
摘要 — 本工作研究了影响采用转移印刷法制备的Si-GaN单片异质集成Casccode FET击穿电压的因素。这两个因素是Si器件的雪崩击穿电阻和SiN电隔离层的厚度。设计了Si MOSFET和Si横向扩散MOSFET（LDMOSFET）两种器件结构，研究了Si器件的雪崩击穿电阻对Cascode FET击穿特性的影响。分析了SiN电隔离层厚度的影响。最后，单片集成Cascode FET的击穿电压达到了770 V。索引术语 — 单片异质集成；Cascode FET；击穿电压；LDMOS；极化电荷。
2D-MXene 作为添加剂可提高单片钙钛矿太阳能电池的功率转换效率
钙钛矿太阳能电池 (PSC) 因其高功率转换效率 (PCE) 和低制造成本而备受关注。人们采用了不同的方法来提高 PSC 的 PCE 和稳定性，例如成分工程 [1,2]、载流子传输层改性 [3] 和异质结构 [4]。最近，具有新颖结构的碳基单片钙钛矿太阳能电池 (mPSC) 已经成为以合理成本商业化大面积钙钛矿太阳能电池 (PSC) 最有前途的设计之一。此外，碳基设计无需使用 Spiro-OMeTAD 等空穴传输材料 (HTM)。由于制造成本也较低，因此可以开发出低成本的光伏系统。为了进一步提高性能，采用了加法工程方法。 mPSC 由四层连续层组成，如图 S1（支持信息）所示，包括玻璃/FTO/致密-TiO 2 /介孔-TiO 2 /介孔-ZrO 2 /碳。这些 mPSC 中填充有钙钛矿，从而分别充当吸光层。在这种设计中，钙钛矿同时充当空穴传输层 (HTL) 和吸收层 [5] 。为了提高 mPSC 的性能，人们探索了不同的技术，包括反溶剂优化 [6] 、后处理 [7] 和添加剂工程 [8] 。从上面提到的方法来看，添加剂工程非常有前景且易于使用，并且在众多
用于单片三维集成的高性能原子层沉积氧化铟三维晶体管和集成电路
摘要—本文报告了通过与后端工艺 (BEOL) 兼容的原子层沉积 (ALD) 工艺在鳍片结构和集成电路上涂覆 In 2 O 3 3-D 晶体管的实验演示。通过沟道厚度工程和后沉积退火，实现了具有 113 cm 2 /V · s 高迁移率和 2.5 mA/µ m 高最大漏极电流 (ID) 的高性能平面背栅 In 2 O 3 晶体管。演示了基于 ALD In 2 O 3 的高性能零 V GS 负载反相器，其最大电压增益为 38 V/V，最小电源电压 (V DD ) 低至 0.5 V。还演示了通过栅极绝缘体和沟道半导体的低温 ALD 制备的顶栅氧化铟 (In 2 O 3 ) 晶体管，其 ID 为 570 µ A/µ m，亚阈值斜率 (SS) 低至 84.6 mV/decade。然后演示了具有顶栅结构的 ALD In 2 O 3 3-D Fin 晶体管，其受益于 ALD 的保形沉积能力。这些结果表明，ALD 氧化物半导体和器件具有独特的优势，并且有望实现用于 3-D 集成电路的 BEOL 兼容单片 3-D 集成。
条纹形状对单片高对比度光栅反射率的影响
摘要：单片高对比度光栅 (MHCG) 由单片层中图案化的一维光栅组成，可提供高达 100% 的光功率反射率，并且可以在现代光电子学中使用的几乎任何半导体和介电材料中制造。MHCG 可实现单片集成、偏振选择性和多功能相位调谐。它们可以比分布式布拉格反射器薄 10 到 20 倍。MHCG 的亚波长尺寸大大降低了确保 MHCG 条纹侧壁光滑度的可能性，并使在蚀刻过程中精确控制 MHCG 条纹横截面的形状变得困难。问题在于，改进蚀刻方法以获得设计所假设的完美横截面形状是否更有利，或者是否有可能使用给定蚀刻方法提供的形状找到能够实现高光功率反射的几何参数。在这里，我们进行了一项数值研究，该研究由使用多种常见的表面纳米级成型方法在不同材料中制造的 MHCG 的实验表征支持。我们证明具有任意横截面形状的 MHCG 条纹都可以提供接近 100% 的光功率反射率，这大大放宽了它们的制造要求。此外，我们表明，对于准梯形横截面的 MHCG，可以实现超过 99% 的光功率反射率和超过 20% 的创纪录光谱带宽。我们还表明，如果波纹幅度小于 MHCG 周期的 16%，MHCG 条纹的侧壁波纹对 MHCG 光功率反射的影响很小。使用最新的表面蚀刻方法可以实现这种条纹制造精度。我们的研究结果对于设计和生产采用 MHCG 的各种光子器件具有重要意义。横截面形状的灵活性有利于可靠地制造高反射率亚波长光栅镜。这反过来又将使制造单片集成的高品质因数光学微纳腔器件成为可能。关键词：单片高对比度光栅、亚波长光栅、光功率反射
单片石墨烯可用于制造具有增强机械性能的纤维
本文报道了由通过化学气相沉积 (CVD) 生长的单层石墨烯片制备的宏观石墨烯纤维（直径为 10 到 100 4，长度超过 2 cm）的制造和机械性能。这些石墨烯纤维的断裂强度随着对单根纤维进行连续拉伸试验测量而增加，其中从先前的测试中产生的纤维碎片表现出更大的断裂强度。此外，我们观察到表面褶皱和皱纹减少，并且它们的排列与拉伸张力方向平行。我们认为这种特性的基础是通过连续拉伸张力积累的纤维内部塑性变形。通过这种循环方法，我们最好的纤维在 1 毫米标距长度下产生了 2.67 GPa 的强度。
用于 110 GHz 以上高功率单片集成电路的 SiC 基板集成波导
摘要 — 在 SiC 晶片上设计、制造和测量了不同几何形状的基片集成波导 (SIW)，以及基于 SIW 的谐振器、基于 SIW 的滤波器、接地共面波导 (GCPW)、GCPW-SIW 过渡和校准结构。使用两层校准从 GCPW 探测的散射参数中提取固有 SIW 特性。由此产生的 D 波段 (110-170 GHz) SIW 表现出创纪录的低插入损耗 0.22 ± 0.04 dB/mm，比 GCPW 好四倍。3 极滤波器在 135 GHz 时表现出 1.0 dB 的插入损耗和 25 dB 的回波损耗，这代表了 SiC SIW 滤波器的最新水平，并且比 Si 片上滤波器好几个数量级。这些结果显示了 SIW 有望在同一 SiC 芯片上集成 HEMT、滤波器、天线和其他电路元件。关键词 — 腔体谐振器、微波滤波器、毫米波集成电路、半导体波导
中间的单片锗-Tin基座波导...
摘要：锗键（GESN）是CMOS兼容的组IV材料。它的生长受到SN隔离的趋势和GESN层中缺陷的产生的困扰，当它在晶格不匹配的底物上生长时。到目前为止，据报道，在近中音红外光源和光电探测器的直接波段间隙中使用了薄的GESN。在这种交流中，我们报告了高质量的单晶GESN（〜1μm），其压缩应力（-0.3％）和Si基板上的GE缓冲液对GE缓冲液的低缺陷（-0.3％）的生长。然后将生长的GESN制成1.25μm宽度的基座波导。估计的传播损失为1.81 dB/ cm，弯曲损失为0.19 dB/弯曲，测量为3.74μm。在没有GE-O吸收峰在820和550 cm-1处，在最佳制造和测量条件下，提出的GESN波导可能支持超过25μm的波长的光传播。
用于 200V 和 650V 电源系统单片集成的 GaN-IC
免责声明 - 本信息按“原样”提供，不作任何陈述或保证。Imec 是 IMEC International（根据比利时法律成立的法人实体，名称为“stichting van openbaar nut”）、imec Belgium（由弗兰德政府支持的 IMEC vzw）、imec the Dutch（Stichting IMEC Nederland，由荷兰政府支持的 Holst Centre 的一部分）、imec Taiwan（IMEC Taiwan Co.）、imec China（IMEC Microelectronics (Shanghai) Co. Ltd.）、imec India（Imec India Private Limited）、imec Florida（IMEC USA 纳米电子设计中心）活动的注册商标。
单片无线收发器设计 - 加州大学伯克利分校 EECS
最近，人们越来越热衷于将一切无线化。与对海量数据的需求激增的高性能蜂窝通信相比，这些小型无线传感器和执行器节点需要低功耗、低成本和高系统集成度。典型的 CMOS 片上系统需要许多片外组件才能正常运行，即充当精确频率参考的晶体振荡器和天线。本论文的主要目标是解决在没有这些组件的情况下以尽可能低的功率水平运行所面临的障碍。这是朝着无线通信无处不在迈出的一步。在这项工作中，对收发器性能的评估是从功率、性能和物理尺寸的角度进行的。演示了不使用片外频率参考的情况下兼容低功耗标准的 2.4 GHz 发射器 (TX) 的运行。这些 2.4 GHz 收发器 (TRX) 称为单芯片微尘，在低功率水平下运行，无需片外频率参考。第一个单芯片节点展示了在温度变化导致本地振荡器漂移的情况下的 RF 芯片间通信。它使用自由运行的 LC 谐振振荡器，该振荡器通过周期性网络流量校准以防漂移。下一个单芯片节点是 2.4 GHz、802.15.4 TRX、BLE 广告 TX 片上系统，带有集成数字基带和 Cortex M0。同样，该芯片不使用片外频率参考。最后，介绍了一种带有集成天线的高频收发器设计，为完全片上解决方案铺平了道路。
层间工艺变化感知单片 3-D NoC 设计空间探索
摘要 — 单片 3-D (M3D) 技术通过按顺序将各层堆叠在一起，实现了高密度集成、性能和能源效率。基于 M3D 的片上网络 (NoC) 架构可以通过对路由器内阶段采用层分区来利用这些优势。然而，由于与温度相关的问题，传统的制造方法不适用于支持 M3D 的设计。这需要较低的温度和温度弹性技术来制造 M3D，导致顶层晶体管和底层互连的性能较差。由此产生的层间工艺变化导致支持 M3D 的 NoC 性能下降。在本文中，我们证明，在不考虑层间工艺变化的情况下，支持 M3D 的 NoC 架构在一组 SPLASH-2 和 PARSEC 基准测试中平均高估了能量延迟积 (EDP) 50.8%。作为应对措施，我们采用了一种工艺变化感知设计方法。所提出的设计和优化方法将路由器内部阶段和路由器间链接分布在各层之间，以减轻工艺变化的不利影响。实验结果表明，与工艺无关的设计相比，所考虑的 NoC 架构在所有基准测试中平均将 EDP 提高了 27.4%。