机构名称：
¥ 1.0
摘要 — 单片 3-D (M3D) 技术通过按顺序将各层堆叠在一起，实现了高密度集成、性能和能源效率。基于 M3D 的片上网络 (NoC) 架构可以通过对路由器内阶段采用层分区来利用这些优势。然而，由于与温度相关的问题，传统的制造方法不适用于支持 M3D 的设计。这需要较低的温度和温度弹性技术来制造 M3D，导致顶层晶体管和底层互连的性能较差。由此产生的层间工艺变化导致支持 M3D 的 NoC 性能下降。在本文中，我们证明，在不考虑层间工艺变化的情况下，支持 M3D 的 NoC 架构在一组 SPLASH-2 和 PARSEC 基准测试中平均高估了能量延迟积 (EDP) 50.8%。作为应对措施，我们采用了一种工艺变化感知设计方法。所提出的设计和优化方法将路由器内部阶段和路由器间链接分布在各层之间，以减轻工艺变化的不利影响。实验结果表明，与工艺无关的设计相比，所考虑的 NoC 架构在所有基准测试中平均将 EDP 提高了 27.4%。
层间工艺变化感知单片 3-D NoC 设计空间探索
主要关键词
相关文件推荐
