以及信息科学与应用国际会议 (ICISA) ⋅ 工程学院模拟与混合信号设计与测试中心委员会成员 ⋅ IEEE 微波理论与技术学报、IEEE 电子器件学报和 IEEE 固态电路杂志的技术审稿人 精选出版物 ⋅ S. Hamedi-Hagh、MY Siddiqui、M. Singh 和 S. Ardalan,“具有恒定回波损耗的低压数字控制 4GHz 可变增益放大器,”微电子选定领域杂志,2012 年。 ⋅ S. Hamedi-Hagh 和 D.-H. Park,“纳米线晶体管在驱动纳米线 LED 中的应用,”电气电子材料学报,第 13 卷,第 2 期,第 73-77 页,2012 年。 ⋅ S. Hamedi-Hagh、M. Tabesh、S. Oh、NJ Park 和 D.-H. Park,“用于近场通信的 UHF CMOS 前端设计”,电气工程与技术杂志,KIEE,第 6 卷,第 6 期,第 817-823 页,2011 年。⋅ Bindal, D. Wickramaratne 和 S. Hamedi-Hagh,“利用硅纳米线技术实现直接序列扩频基带发射器”,纳米电子学和光电子学杂志,第 5 卷,第 1 期,第 1-12 页,2010 年。⋅ Bindal, T. Ogura、N. Ogura 和 S. Hamedi-Hagh,“用于实现带扫描链的现场可编程门阵列架构的硅纳米线晶体管”,纳米电子学和光电子学杂志,第 5 卷,第 1 期,第 1-12 页,2010 年。 4,第 342-352 页,2009 年。⋅ S. Hamedi-Hagh、JC Chung、S. Oh、NJ Park 和 DH Park,“用于 GPS 通信系统的高性能贴片天线的设计”,电气工程与技术杂志,KIEE,第 342-352 卷。 4,第 2 期,282-286 页,2009 年。⋅ S. Hamedi-Hagh 和 A. Bindal,“下一代纳米线放大器的设计和特性”,《VLSI 设计杂志》,文章 ID 190315,2008 年。⋅ JC Chung 和 S. Hamedi-Hagh,“单芯片通信系统的 PCB 匹配电感器和天线的设计”,《国际微波科学与技术杂志》,文章 ID 287627,2008 年。⋅ Hamedi-Hagh 和 A. Bindal,“使用完全耗尽周围栅极晶体管的纳米线 CMOS 放大器的特性”,《纳米电子学与光电子学杂志》,第 4 卷,第 2 期,第 282-286 页,2009 年。 ⋅ S. Hamedi-Hagh、S. Oh、A. Bindal 和 DH Park,“使用纳米线 FET 设计下一代放大器”,电气工程与技术杂志,KIEE,第 3 卷,第 4 期,第 566-570 页,2008 年。⋅ S. Hamedi-Hagh 和 A. Bindal,“用于高速模拟集成电路的硅纳米线场效应晶体管的 SPICE 建模”,IEEE Transactions on Sotoudeh Hamedi-Hagh 第 3/6 页纳米技术,第 7 卷,第 766-775 页,2008 年。⋅ Bindal、S. Hamedi-Hagh 和 T. Ogura,“用于现场可编程门阵列架构应用的硅纳米线技术”,纳米电子学与光电子学杂志,第 3 卷,第 4 期,第 566-570 页,2008 年。 3,第 2 期,第 1-9 页,2008 年。 ⋅ Bindal 和 S. Hamedi-Hagh,“硅纳米线晶体管及其在未来 VLSI 中的应用:16×16 SRAM 的探索性设计研究”,纳米电子学和光电子学杂志,第 2 卷,第 294-303 页,2007 年。⋅ Bindal、A. Naresh、P. Yuan、KK Nguyen 和 S. Hamedi-Hagh,“利用硅纳米线技术设计双功函数 CMOS 晶体管和电路”,IEEE 纳米技术学报,第 6 卷,第 291-302 页,2007 年。⋅ Bindal 和 S. Hamedi-Hagh,“利用硅纳米线技术设计新型脉冲神经元”,纳米技术杂志(物理研究所),第 2 卷,第 301-302 页,2007 年。 18,第 1-12 页,2007 年。⋅ Bindal 和 S. Hamedi-Hagh,“关于节能硅纳米线动态 NMOSFET/PMESFET 逻辑的探索性研究”,IEE 科学、测量和技术会议录,第 1 卷,第 121-130 页,2007 年。⋅ Bindal 和 S. Hamedi-Hagh,“使用硅纳米线技术实现交叉开关架构的静态 NMOS 电路”,半导体、科学和技术杂志(物理研究所),第 22 卷,第 54-64 页,2007 年。⋅ Bindal 和 S. Hamedi-Hagh,“硅纳米线技术对单功函数 CMOS 晶体管和电路设计的影响”,纳米技术杂志(物理研究所),第 17 卷,第 4340-4351 页,2006 年。
量子电路优化对于提高量子计算的实用性和效率至关重要。特别是,为了满足量子电路急需的紧凑性,可逆电路的合成正在被深入研究。由于 T 门具有较高的容错实现成本 [1],因此人们投入了大量工作来最小化 T 数量 [2–9] 和 T 深度 [10–13]。相比之下,CNOT 门的实现成本较低,因为它是 Clifferd 群的一部分 [14]。尽管如此,基于 T 门的度量的使用有局限性,事实证明,电路中 CNOT 门的数量是一个不容忽视的度量,因为它会对电路的实现成本产生重大影响 [15]。除此之外,噪声中尺度量子 (NISQ) 时代的量子计算机 [16] 具有架构限制。具体而言,这些计算机中的量子比特并非以全对全的方式连接。这意味着具有 2 的元数的逻辑门(例如 CNOT 门)只能应用于某些量子比特对之间。因此,使电路符合给定架构不可避免地会导致 CNOT 计数增加 [17]。处理架构约束的一种常见方法是插入 SWAP 门来路由逻辑量子比特 [18–21]。另一种方法是执行架构感知合成 [22],这种方法通常会产生具有低得多的 CNOT 计数的电路,同时满足架构约束。这种方法通常应用于可以用高级构造(例如线性可逆函数)表示的电路子集。然后可以将这些电路组合在一起以形成完整的架构兼容量子电路 [23, 24]。此编译方案中的一个重要构建块是合成仅由 CNOT 和 RZ 门组成的电路。这些电路可以用称为相位多项式的高级构造来表示。在这项工作中,我们解决了相位多项式合成问题,并针对受限和完全连接的情况提出了有效的算法。
类脑计算是借鉴脑科学基本原理,打破 “ 冯诺依曼 ” 架构束缚的新型计算技术。本研究组将从理论和器件两个方向对类脑计算展开协同 研究。 理论方面:研究类脑计算架构、模型和算法,探索基于类脑计算的类脑智能的基础理论;借鉴神经元模型、神经环路传导、神经编码 及认知、学习、记忆、决策等神经机制,逐步建立和完善类脑处理信息处理的数学 / 计算原理和模型;构建类脑计算和智能的统一理论 框架。为类脑计算器件及系统的发展提供理论基础。 器件方面:基于新材料和新技术,研究新型高性能类脑神经器件,解决一致性差、可靠性差、规模化难等痛点;研究基于类脑神经器 件的网络架构,构建大规模阵列,开展外围电路的研发与设计;研究基于新型类脑器件的感知和计算架构,发展感存、存算、感存算 一体系统。
和来自 NGC 的应用程序(NVIDIA GPU Cloud) • • 完整的 AI 用户环境(Kuberne- tes (K8s) 支持、SLURM 支持、监控、科学库、编译器、分析器、调试器) • • 通过开放云 API 控制基础设施 • • 从单一界面管理整个基础设施,包括计算、存储和网络。• • 全面监控和警报 全面监控和警报 • • 支持虚拟机(用于培训和 POC)以及裸机配置 • • Web UI 门户支持文件传输、工作负载管理以及按需 VNC、RStudio 和 Jupyter 支持。按需 VNC、RStudio 和 Jupyter 支持。• • 无单点故障/零接触 无单点故障/零接触配置/滚动升级/零配置/滚动升级/零停机时间