XiaoMi-AI文件搜索系统
World File Search SystemM3D
金属间层通过M3D IC
摘要 - 单层三维集成电路（M3D-IC）中的（MIV）的金属间层中的Miv（MIV）用于连接层间设备，并在多层跨多层提供功率和时钟信号。MIV的大小与逻辑门相当，因为由于顺序集成，底物层的显着降低。尽管MIV的尺寸很小，但MIV对相邻设备性能的影响应考虑在M3D-IC技术中实现IC设计。在这项工作中，我们会系统地研究晶体管在MIV附近放置的晶体管性能变化，以了解MIV通过底物时MIV对相邻设备的影响。仿真结果表明，应考虑使用MIV的保留区（KOZ）以确保M3D-IC技术的可靠性，并且该KOZ高度依赖于M3D-IC过程。在本文中，我们表明，考虑到M1金属螺距的MIV附近的晶体管，因为分离将具有高达68、668×增加泄漏电流，当通道掺杂为10 15 cm - 3，源/排水掺杂，10 18 cm -3
M3D集成电路的测试和设计解决方案的进步*
摘要 - 单石器时代3D（M3D）集成具有与基于TSV的3D堆叠相比，可以实现明显更高的设备密度。晶体管层的顺序整合可实现高密度的垂直互连，称为层间VIA（ILV）。但是，层间电介质的高积分密度和攻击性缩放使M3D集成电路特别容易处理变化和制造缺陷。我们探讨了这些制造缺陷对CHIP绩效的影响，并提出了相关的测试挑战。我们介绍了两种M3D特定的测试设计解决方案 - 一种低成本的内置自我测试架构，用于缺陷易受缺陷的ILV和一种用于屈服学习的层级故障定位方法。我们描述了缺陷对延迟故障测试的效率的影响，并在3D电源分配网络施加的约束下突出了测试生成的解决方案。