XiaoMi-AI文件搜索系统
World File Search System故障概率
错误校正的Hadamard门在电路级别模拟
我们在电路级噪声模型下模拟了表面代码中的逻辑Hadamard门，将其汇总到方格连接硬件上的物理电路中。我们的论文是第一个在量子错误校正代码上使用逻辑统一门这样做的。我们通过斑块变形考虑两个建议：一个应用横向hadamard门的提案（即整个域壁贯穿了时间），以互换逻辑X和Z字符串，另一个将域壁应用于空间以实现此互换的情况。我们详细解释了为什么他们通过跟踪稳定器和逻辑运算符在每个Quantum误差校正回合中如何转换稳定器和逻辑运算符来执行逻辑Hadamard门。我们优化了物理电路并评估它们的逻辑故障概率，我们发现与相同数量的量子误差校正回合的量子记忆实验相当。我们提出了综合征 - 萃取电路，在电路级别噪声下与现象学噪声保持相同的效率距离。我们还解释了如何将交换-Quantum-error-or校正回合（要求将贴片返回其初始位置），只能将其编译为仅四个两倍的栅极层。这可以应用于更一般的方案，作为副产品，它可以从第一原则中解释如何如何构建Google Paper [1]的“步进”电路。
使用原位同步加速器衍射
基于铁的形状内存合金（FE-SMAS）是电子合金材料，由于其独特的特性（包括形状记忆效应），具有广泛应用的民用结构。然而，至关重要的是要了解有效应用的有效应用fe-smas的时间依赖性行为。尤其是在个体压力下的行为，潜在的机制和转化动力学尚未受到研究。通过使用Fe-17Mn-5SI-5SI-10CR-4NI-1（V，C）Fe-Smas进行高能量X射线衍射（V，C）Fe-Smas的高能量X射线衍射（V，HEXRD），以解决这些重要的基本研究差距，原位压缩蠕变和应力松弛实验。在室温下，相对于屈服强度（ys），在不同的应力水平下研究了Fe-SMA的时间依赖性行为。实验结果表明，该材料在固定后一小时内表现出高达1.84％和56 MPa的蠕变应力，在769 MPa（1.6σYs）的测试应力下，其蠕变应力。堆叠故障概率和相量分数量化提供了基于不同应力水平的机制的理解。从HEXRD峰的特征中追溯到的转化动力学为蠕变提供了进一步的见解，具体取决于{HKL}家族的贡献。本文以评估现有模型的评估，以预测Fe-SMA的蠕变和应力放松。
通用 CANDU 概率安全评估
AC 交流电 AECB 原子能控制委员会 AECL 加拿大原子能有限公司 AFW 辅助给水 ALWR 先进轻水反应堆 ASDV 大气蒸汽排放阀 ASQ 事故序列量化 BFR 二项式故障率 BHEP 基本人为错误概率 BNSP 平衡核蒸汽厂 BOP 工厂平衡 BUE/F 电气总线（E 或 F） BWR 沸水反应堆 CAFTA 计算机辅助故障树分析 CANDU 加拿大氘铀 CC 组件类别 CCDP 条件堆芯损坏概率 CCF 常见原因故障 CCFP 条件安全壳故障概率 CCW 冷凝器循环水 CDFM 保守确定性故障裕度 CER 控制设备室 CFF 安全壳故障频率 CFR 美国联邦法规 CIGAR 反应堆通道检查和测量设备 CIS 安全壳隔离系统 CN 组件编号 CNSC 加拿大核安全委员会 COMPBRN IIIe 火灾计算机代码 CSA 加拿大标准协会 CSDV 冷凝器蒸汽排放阀 CT 排管 CV 排管容器 CVIS 安全壳通风隔离系统 DBE 设计基础 地震 DC 直流电 DCC 双控制计算机 DCS 分布式控制系统 DD 设计说明 DG 柴油发电机 DHC 延迟氢化物裂解
视觉系统中的非线性观察者：应用于民用飞机着陆
如今，民用飞机借助外部技术实现自动着陆。最常用的系统称为 ILS（仪表着陆系统），它允许飞机在无需飞行员操作（监控除外）的情况下着陆。其他定位解决方案包括差分 GPS、IRS（惯性参考系统）或 VOR/DME（甚高频全向测距/距离测量设备）。这些技术并非随处可用（未配备或未知的机场）且并非随时可用（存在故障概率）。为了应对这些问题（获得精确的绝对位置）并扩大自动着陆覆盖范围，将研究使用摄像机作为附加信息源。在过去十年中，摄像机技术取得了技术飞跃，因此为每架飞机配备摄像机似乎既简单又便宜。视觉伺服包括使用视觉传感器和计算机视觉算法来控制系统的运动（参见 [1] 中的教程）。第一类控制称为 PBVS（基于姿势的视觉伺服），包括使用视觉测量来估计相机的偏差或方向。第二类控制称为 IBVS（基于图像的视觉伺服），包括控制图像平面中视觉特征的坐标。过去十年来，人们一直在研究用于飞机自动着陆的 IBVS 解决方案；在 [2][3][4][5][6] 中，提出了制导解决方案，以达到并跟踪所需的进近轨迹。尽管如此，这些方案需要开发具有完整链的新制导律（由图像捕获、图像处理和非线性制导算法组成），这可能难以认证
线性量子光学的稳健 W 状态编码
错误检测和纠正是任何可扩展量子计算架构的必要先决条件。鉴于量子系统中不可避免地存在不必要的物理噪声，并且错误容易随着计算的进行而扩散，计算结果可能会受到严重破坏。无论选择哪种物理实现，这一观察结果都适用。在光子量子信息处理的背景下，人们对包括玻色子采样在内的被动线性光学量子计算产生了浓厚的兴趣，因为这种模型通过快速、主动控制消除了前馈的极具挑战性的要求。也就是说，这些系统在定义上是被动的。在通常情况下，错误检测和纠正技术本质上是主动的，这使得它们与该模型不兼容，这引起人们的怀疑，即物理错误过程可能是一个难以逾越的障碍。这里我们探索了一种基于光子量子比特 W 状态编码的光子误差检测技术，该技术完全是被动的、基于后选择的，并且与这些近期感兴趣的光子架构兼容。我们表明，这种 W 状态冗余编码技术能够通过简单的扇出式操作抑制光子量子比特上的失相噪声，该操作由光学傅里叶变换网络实现，现在可以轻松实现。该协议有效地将失相噪声映射到预兆故障，在理想的无噪声极限下故障概率为零。我们在单个光子量子比特通过嘈杂通信或量子存储通道的背景下提出我们的方案，该方案尚未推广到更一般的全量子计算背景。
通过定量FTA分析降低制造设备中故障的可能性
用于断层和潜在的对策。本研究论文的目的是计算最高事件的概率 - 使用FTA的过程失败，并提出了一种技术，以优先考虑根据制造商的要求，并减少了最高事件故障的可能性。我们已经构建了一棵定性故障树，以使用Koch KBS-PL机器在水泡包装中生产出办公组件。我们定义了顶级事件G - 在机械Koch KBS-PL机械上包装和密封的办公组件的生产。然后，我们定义了导致最佳事件的事件，直到个人故障因素。基于故障树与故障概率之间的联系，我们进行了定量分析以确定单个事件故障的概率。我们发现G失败的可能性为5.04％。随后，我们确定了哪些因素最明显地降低了因子G失败的可能性。这些是：E - 进料速率，F - 冷却，Al - 不正确的设置和D - 折断。已经证明，通过控制这4个因素，我们可以将最高事件G失败的可能性降低到2.36％，前提是采取了有效的措施。最终提案满足了几家制造商的要求，以快速，高效且具有成本效益的解决方案。我们创建了一个建议，可以节省时间，具有最少的软件和硬件要求，并且易于使用。这优先考虑措施设计的因素。该提案的效率和有效性是我们确定了断层树中最弱点，最大程度地导致最高事件失败。
通过定量FTA分析降低制造设备中故障的可能性
用于断层和潜在的对策。本研究论文的目的是计算最高事件的概率 - 使用FTA的过程失败，并提出了一种技术，以优先考虑根据制造商的要求，并减少了最高事件故障的可能性。我们已经构建了一棵定性故障树，以使用Koch KBS-PL机器在水泡包装中生产出办公组件。我们定义了顶级事件G - 在机械Koch KBS-PL机械上包装和密封的办公组件的生产。然后，我们定义了导致最佳事件的事件，直到个人故障因素。基于故障树与故障概率之间的联系，我们进行了定量分析以确定单个事件故障的概率。我们发现G失败的可能性为5.04％。随后，我们确定了哪些因素最明显地降低了因子G失败的可能性。这些是：E - 进料速率，F - 冷却，Al - 不正确的设置和D - 折断。已经证明，通过控制这4个因素，我们可以将最高事件G失败的可能性降低到2.36％，前提是采取了有效的措施。最终提案满足了几家制造商的要求，以快速，高效且具有成本效益的解决方案。我们创建了一个建议，可以节省时间，具有最少的软件和硬件要求，并且易于使用。这优先考虑措施设计的因素。该提案的效率和有效性是我们确定了断层树中最弱点，最大程度地导致最高事件失败。
新闻稿：印度政府专利局已授予印度理工学院印多尔分校一项内存设计专利。
印度专利局已授予印多尔理工学院“PN 调谐差分 8T 静态随机存取存储器 (SRAM) 单元”专利。本发明一般涉及集成电路，更具体地说涉及超低功耗 SRAM。为了降低存储器单元阵列的功耗，电源电压缩放是最优选的方式。电源电压缩放使操作能够在亚阈值范围内进行，其中电路的功耗最小。这是通过选择低于所用金属氧化物半导体场效应晶体管 (MOSFET) 器件的阈值电压的电源电压来实现的。通过 VLSI 设计进行电源电压缩放会受到诸如静态噪声容限 (SNM) 的明显损失、电流波动、限制可能连接到单个位线的单元数量等限制。本发明减少了读取干扰并提高了 SRAM 单元的写入能力，从而在超低功耗操作中更有效地操作 SRAM 单元。本发明还增强了 SRAM 单元在亚阈值区域内对工艺电压温度变化的免疫力。这是通过切断反馈并限制通过真实存储节点到地的电流来实现的，从而提高了 8T SRAM 单元的写入能力和写入速度，允许设置公共写入脉冲宽度，从而提高写入速度。读取操作期间对真实存储节点没有直接干扰，从而降低了芯片间或芯片内变化导致的故障概率。这种新型 SRAM 单元将使设计人员能够构建强大的内存阵列。
贝叶斯强化学习可靠性分析
提出了一种结合贝叶斯推断的贝叶斯强化学习可靠性方法，以实现故障概率估计和增强学习指导的顺序实验设计。以可靠性为导向的顺序实验设计被构架为有限的马尔可夫决策过程（MDP），其相关的效用函数由对克里格估计的失败概率的认知不确定性度量定义，称为综合的错误分类概率（IPM）。在此Ba-sis上，定义了一个步骤的贝叶斯最佳学习函数，称为错误分类减少的综合概率（IPMR）以及兼容的收敛标准。采取了三种有效的策略来加速IPMR信息的顺序实验设计：（i）IPMR中内部期望的分析推导，将其简化为单个期望。（ii）替换IPMR替换其上限IPMR U，以避免对其集成的元素计算。（iii）IPMR U中正交集合和候选池的合理修剪以减轻计算机内存约束。在两个基准示例和两个数值示例中证明了所提出的APACH的功效。结果表明，与其他现有学习功能相比，IPMR U促进IPM的快速减少，同时所需的计算时间比IPMR本身要少得多。因此，提出的可靠性方法在计算效率和准确性方面都具有很大的优势，尤其是在复杂的动态可靠性问题中。
面向故障的加速测试 (FOAT) 及其在确保电子产品可靠性方面的作用：回顾
大约十年前，人们提出了一种高度集中且极具成本效益的面向故障的加速测试 (FOAT)，作为新颖的概率可靠性设计 (PDfR) 概念的实验基础，旨在在新的电子封装技术的设计阶段以及必须具有高运行可靠性（例如，航空航天、军事或长途通信应用所需的可靠性）时进行。另一方面，几乎每个 IC 产品在制造阶段都会定期进行的老化测试 (BIT) 也是 FOAT 类型：其目的是在将“健康”产品（即，通过了 BIT 的产品）运送给客户之前，去除可靠性低的“异常产品”，从而消除浴盆曲线 (BTC) 的早期死亡率部分 (IMP)。进行 FOAT 时，应采用具有物理意义的本构方程，例如多参数 Boltzmann-Arrhenius-Zhurkov (BAZ) 模型，根据 FOAT 数据预测产品在现场的故障概率和相应的使用寿命，并根据最近证明的 BIT 数据预测所施加应力的适当水平和持续时间，以及“异常”的（当然很低）活化能。本综述使用分析（“数学”）预测模型解决了这两种类型的 FOAT。通过数值示例说明了一般概念。结论是，预测模型应始终在实际测试之前和期间进行，并且分析模型应始终作为计算机模拟的补充。未来的工作应侧重于对所得结果和建议进行实验验证。